JPH0114546B2 - - Google Patents
Info
- Publication number
- JPH0114546B2 JPH0114546B2 JP21204883A JP21204883A JPH0114546B2 JP H0114546 B2 JPH0114546 B2 JP H0114546B2 JP 21204883 A JP21204883 A JP 21204883A JP 21204883 A JP21204883 A JP 21204883A JP H0114546 B2 JPH0114546 B2 JP H0114546B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- power supply
- wire
- power
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000018199 S phase Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012850 discrimination method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は負荷に印加される電源の種類を判別
する電源判別回路に関する。
する電源判別回路に関する。
単相および三相3線式の電力負荷の使用状況
(たとえば電力、皮相電力、力率等)を把握する
ために用いられる共用形分析装置においては、第
1図、第2図に示すような配線方法により、負荷
に印加される電源の電圧情報を入力するのが一般
的である。
(たとえば電力、皮相電力、力率等)を把握する
ために用いられる共用形分析装置においては、第
1図、第2図に示すような配線方法により、負荷
に印加される電源の電圧情報を入力するのが一般
的である。
第1図は電源が三相3線式、単相3線式の場合
の配線方法を示すもので、電源1と負荷2とを結
ぶ電源線からそれぞれ入力端子P1,P2,P3を通
して電圧入力部3に2組の交流電圧情報が与えら
れる。電力入力部3は2つの変圧回路31,32
で構成されており、入力端子P1とP2とが一方の
変圧回路31の入力に接続され、端子P2とP3と
が他方の変圧回路32の入力に接続されている。
ここで電源1と負荷2との間を結ぶ3本の電源線
のうち、一相(R相)の線が端子P1へ、二相
(S相)の線が端子P2へ、三相(T相)の線が端
子P3へそれぞれ接続され、2つの変圧回路31,
32により変圧された電圧v12、v32がそれぞれ図
示しない分析装置の演算部に入力されて電源1の
種類が判別される。
の配線方法を示すもので、電源1と負荷2とを結
ぶ電源線からそれぞれ入力端子P1,P2,P3を通
して電圧入力部3に2組の交流電圧情報が与えら
れる。電力入力部3は2つの変圧回路31,32
で構成されており、入力端子P1とP2とが一方の
変圧回路31の入力に接続され、端子P2とP3と
が他方の変圧回路32の入力に接続されている。
ここで電源1と負荷2との間を結ぶ3本の電源線
のうち、一相(R相)の線が端子P1へ、二相
(S相)の線が端子P2へ、三相(T相)の線が端
子P3へそれぞれ接続され、2つの変圧回路31,
32により変圧された電圧v12、v32がそれぞれ図
示しない分析装置の演算部に入力されて電源1の
種類が判別される。
また第2図は電源1′が単相2線式の場合の配
線方法を示すもので、電源1′と負荷2′との間を
結ぶ2本の電源線のうち一相の線が端子P1,P3
へ二相の線が端子P2へそれぞれ入力される。こ
の場合には変圧回路31からの出力電圧v12と変
圧回路32からの出力電圧v32とは同相信号とな
る。
線方法を示すもので、電源1′と負荷2′との間を
結ぶ2本の電源線のうち一相の線が端子P1,P3
へ二相の線が端子P2へそれぞれ入力される。こ
の場合には変圧回路31からの出力電圧v12と変
圧回路32からの出力電圧v32とは同相信号とな
る。
このような配線方法により得た2組の交流電圧
情報(v12、v32)と負荷に流れる電流情報とによ
り、負荷の使用状況を把握する分析データを演算
処理する場合、たとえば皮相電力の演算は三相3
線式の場合には第1図に示すように線間電圧を入
力しているため、単相の場合の皮相電力演算とは
異なり電圧情報と電流情報とによる乗算結果に定
数を乗算する処理を必要とする。そこで単相およ
び三相3線式の電源共用形分析装置においては、
電源の種類により演算処理を切り換える必要があ
る。
情報(v12、v32)と負荷に流れる電流情報とによ
り、負荷の使用状況を把握する分析データを演算
処理する場合、たとえば皮相電力の演算は三相3
線式の場合には第1図に示すように線間電圧を入
力しているため、単相の場合の皮相電力演算とは
異なり電圧情報と電流情報とによる乗算結果に定
数を乗算する処理を必要とする。そこで単相およ
び三相3線式の電源共用形分析装置においては、
電源の種類により演算処理を切り換える必要があ
る。
このため従来は操作者が電源の種類を分析装置
に設けられた設定器により設定する方法が取られ
ていたが、設定項目が複雑な場合には設定ミスを
おこしたり取り扱いに熟練を要する等運用上多く
の問題があつた。そのためこのような操作者の手
をわづらわすことなく、電源の種類を自動判別す
る技術が要望されていた。このような電源の自動
判別法として、第1図、第2図に示す配線方法に
より得られた電圧情報v12とv32とを用い、これを
パルスに変換してそのパルスの立ち上がり順序に
より自動的に電源の種類を判別する方法がある。
に設けられた設定器により設定する方法が取られ
ていたが、設定項目が複雑な場合には設定ミスを
おこしたり取り扱いに熟練を要する等運用上多く
の問題があつた。そのためこのような操作者の手
をわづらわすことなく、電源の種類を自動判別す
る技術が要望されていた。このような電源の自動
判別法として、第1図、第2図に示す配線方法に
より得られた電圧情報v12とv32とを用い、これを
パルスに変換してそのパルスの立ち上がり順序に
より自動的に電源の種類を判別する方法がある。
第3図は第1図および第2図に示す回路により
得られた電圧v12、v32の位相関係を示すベクトル
図である。第3図aは電源が三相3線式の場合の
ベクトル図を示したもので、電圧v〓12とv〓32とは60゜
の位相差を持つている。第3図bは電源が単相3
線式の場合のベクトル図で、電圧v〓12とv〓32とは
180゜の位相差を持つている。さらに第3図cは電
源が単相2線式の場合のベクトル図を示したもの
で、電圧v〓12とv〓32とは同相である。この2組の電
圧情報の位相関係を利用し、電圧v〓12を変換した
パルスと電圧v〓32とを変換したパルスの立ち上が
り順序(または立ち下がり順序)を判別するので
あるが、第3図bと第3図cとが示すように、単
相3線式と単相2線式とでは2つの電圧信号の位
相角が180゜だけ異なるため、電源の種類を判別す
るためには、電圧v〓12の変換パルスと電圧v〓32の変
換パルスとをそれぞれ異なる時間だけパルスの立
ち上がり時間(または立ち下がり時間)を遅らせ
る(また進ませる)回路が必要となり、判別回路
が複雑になつてしまうという欠点があつた。
得られた電圧v12、v32の位相関係を示すベクトル
図である。第3図aは電源が三相3線式の場合の
ベクトル図を示したもので、電圧v〓12とv〓32とは60゜
の位相差を持つている。第3図bは電源が単相3
線式の場合のベクトル図で、電圧v〓12とv〓32とは
180゜の位相差を持つている。さらに第3図cは電
源が単相2線式の場合のベクトル図を示したもの
で、電圧v〓12とv〓32とは同相である。この2組の電
圧情報の位相関係を利用し、電圧v〓12を変換した
パルスと電圧v〓32とを変換したパルスの立ち上が
り順序(または立ち下がり順序)を判別するので
あるが、第3図bと第3図cとが示すように、単
相3線式と単相2線式とでは2つの電圧信号の位
相角が180゜だけ異なるため、電源の種類を判別す
るためには、電圧v〓12の変換パルスと電圧v〓32の変
換パルスとをそれぞれ異なる時間だけパルスの立
ち上がり時間(または立ち下がり時間)を遅らせ
る(また進ませる)回路が必要となり、判別回路
が複雑になつてしまうという欠点があつた。
この発明の目的は、簡単な回路構成で自動的に
電源の種類を判別することのできる電源判別回路
を提供するにある。
電源の種類を判別することのできる電源判別回路
を提供するにある。
この発明では上記目的を達成するために、単相
または3相の電源線からとり出した2つの交流電
圧情報を用いて前記電源線に印加された電源の種
類を判別する電源判別回路において、前記2つの
交流電圧情報をそれぞれ第1および第2の2値パ
ルス信号に変換する手段と、前記第1および第2
の2値パルス信号の排他的論理和を求める手段
と、この排他的論理和信号から所定のパルス巾以
下のパルスを除去する手段とを設け、前記パルス
除去手段の出力に基づいて電源の種類を判別する
事を特徴としている。
または3相の電源線からとり出した2つの交流電
圧情報を用いて前記電源線に印加された電源の種
類を判別する電源判別回路において、前記2つの
交流電圧情報をそれぞれ第1および第2の2値パ
ルス信号に変換する手段と、前記第1および第2
の2値パルス信号の排他的論理和を求める手段
と、この排他的論理和信号から所定のパルス巾以
下のパルスを除去する手段とを設け、前記パルス
除去手段の出力に基づいて電源の種類を判別する
事を特徴としている。
第4図はこの発明の一実施例を示す回路図であ
る。第1図、第2図に示した電力入力部3から出
力された2つの交流電圧情報v12、v32はそれぞれ
演算増巾器41,42に入力され、2値パルス信
号に変換される。変換されたそれぞれのパルス信
号は排他的論理和ゲート5に入力される。排他的
論理和ゲート5の出力は積分回路6を介してフリ
ツプフロツプ7に接続される。またフリツプフロ
ツプ7のクリア端子(CL)にはリセツト回路8
が接続される。
る。第1図、第2図に示した電力入力部3から出
力された2つの交流電圧情報v12、v32はそれぞれ
演算増巾器41,42に入力され、2値パルス信
号に変換される。変換されたそれぞれのパルス信
号は排他的論理和ゲート5に入力される。排他的
論理和ゲート5の出力は積分回路6を介してフリ
ツプフロツプ7に接続される。またフリツプフロ
ツプ7のクリア端子(CL)にはリセツト回路8
が接続される。
次に第4図の回路動作を第5図に示すタイミン
グチヤートを用いて説明する。なお第5図aは三
相3線式電源の場合、bは単相3線式の場合、c
は単相2線式の場合のタイミングチヤートであ
る。
グチヤートを用いて説明する。なお第5図aは三
相3線式電源の場合、bは単相3線式の場合、c
は単相2線式の場合のタイミングチヤートであ
る。
交流電圧v12、v32の波形101,102は、第
3図に示すように電源の種類によつて位相差が異
なるため、第5図に示すようになる。この波形1
01,102をゼロクロスコンパレータ等の演算
増巾器41,42を用いて2値パルス信号に変換
したのが波形103,104である。排他的論理
和ゲート5は2つの入力信号の状態がローとハイ
またはハイとローの組み合せの時に出力がハイレ
ベルとなり、ローとローまたはハイとハイの組み
合せの時は出力がローレベルとなる。したがつて
波形103,104の入力に対し、出力波形10
5は三相3線式の電源の場合には第5図aに示す
ようにクロツク波形が得られる。
3図に示すように電源の種類によつて位相差が異
なるため、第5図に示すようになる。この波形1
01,102をゼロクロスコンパレータ等の演算
増巾器41,42を用いて2値パルス信号に変換
したのが波形103,104である。排他的論理
和ゲート5は2つの入力信号の状態がローとハイ
またはハイとローの組み合せの時に出力がハイレ
ベルとなり、ローとローまたはハイとハイの組み
合せの時は出力がローレベルとなる。したがつて
波形103,104の入力に対し、出力波形10
5は三相3線式の電源の場合には第5図aに示す
ようにクロツク波形が得られる。
なお単相3線式および単相2線式の電源の場合
には、理想的にはそれぞれハイレベル、ローレベ
ルに固定されるのであるが、実際には数度の位相
差を持つ場合があるため第5図b,cに示すよう
に、それぞれの出力波形105にはひげ状のクロ
ツクが発生する。このひげ状のクロツクを除去す
るための手段として積分回路6を用いる。
には、理想的にはそれぞれハイレベル、ローレベ
ルに固定されるのであるが、実際には数度の位相
差を持つ場合があるため第5図b,cに示すよう
に、それぞれの出力波形105にはひげ状のクロ
ツクが発生する。このひげ状のクロツクを除去す
るための手段として積分回路6を用いる。
ここで積分回路6によるパルス除去巾tはt1>
t>t2、t3の関係にある。なお、t1は三相3線式
電源の場合の波形105のクロツク巾を、t2、t3
はそれぞれ単相3線式、単相2線式電源の場合の
出力波形105のひげ状クロツク巾である。した
がつて三相3線式電源の場合のみクロツクパルス
が通過し、単相3線式や単相2線式電源の場合に
はひげ状のクロツクは除去される。その結果積分
回路6の出力波形106とフリツプフロツプ7の
出力波形107は第5図に示したようになる。な
おリセツト回路8はフリツプフロツプ7の出力
(Q)を初期状態にセツトするための信号を出力
するものである。
t>t2、t3の関係にある。なお、t1は三相3線式
電源の場合の波形105のクロツク巾を、t2、t3
はそれぞれ単相3線式、単相2線式電源の場合の
出力波形105のひげ状クロツク巾である。した
がつて三相3線式電源の場合のみクロツクパルス
が通過し、単相3線式や単相2線式電源の場合に
はひげ状のクロツクは除去される。その結果積分
回路6の出力波形106とフリツプフロツプ7の
出力波形107は第5図に示したようになる。な
おリセツト回路8はフリツプフロツプ7の出力
(Q)を初期状態にセツトするための信号を出力
するものである。
第5図b,cの波形106,107から明かな
ように、従来困難であつた単相3線式と単相2線
式の場合の電源の種類を出力波形106,107
がハイ、ローであるかロー、ローであるかによつ
て容易に判別することができる。
ように、従来困難であつた単相3線式と単相2線
式の場合の電源の種類を出力波形106,107
がハイ、ローであるかロー、ローであるかによつ
て容易に判別することができる。
第6図はこの発明の他の実施例を示すもので、
積分回路6の出力を単安定マルチバイブレータ9
に入力し安定出力109を得るようにしたもので
ある。単安定マルチバイブレータ9は第7図dに
示すように入力パルスの立ち上がり(または立ち
下がり)によつてスタート(▲印)し、一定のパ
ルス巾twを持つ出力パルスを得ることができる回
路であるが、第7図eに示すように出力パルス巾
twよりも短い入力パルス(パルス巾t4)が入力さ
れると出力中にリスタート(▲^印)がかかり出
力は常に一定のレベル(ハイレベル)に保持され
る動作をする。つまり単安定マルチバイブレータ
9の出力巾twを波形106のクロツク巾よりも長
くすることにより前述した第4図と同一の結果が
得られる。
積分回路6の出力を単安定マルチバイブレータ9
に入力し安定出力109を得るようにしたもので
ある。単安定マルチバイブレータ9は第7図dに
示すように入力パルスの立ち上がり(または立ち
下がり)によつてスタート(▲印)し、一定のパ
ルス巾twを持つ出力パルスを得ることができる回
路であるが、第7図eに示すように出力パルス巾
twよりも短い入力パルス(パルス巾t4)が入力さ
れると出力中にリスタート(▲^印)がかかり出
力は常に一定のレベル(ハイレベル)に保持され
る動作をする。つまり単安定マルチバイブレータ
9の出力巾twを波形106のクロツク巾よりも長
くすることにより前述した第4図と同一の結果が
得られる。
第8図はこの発明の他の実施例を示す回路図
で、排他的論理和ゲート5の出力を積分器10を
介して電圧レベル判定用演算増巾器11a,11
bに入力し安定出力111a,111bを得るよ
うにしたものである。
で、排他的論理和ゲート5の出力を積分器10を
介して電圧レベル判定用演算増巾器11a,11
bに入力し安定出力111a,111bを得るよ
うにしたものである。
そして第9図fに示すように排他的論理和ゲー
ト5を通過した波形105は、三相3線式、単相
3線式、単相2線式に応じてそれぞれa,b,c
のような波形105となるが、積分器10により
積分されその出力波形110は第9図gに示すよ
うな電圧レベルに変換される。すなわち三相3線
式、単相3線式、単相2線式の各電源における電
圧レベルをそれぞれVa、Vb、Vcとすると電圧
レベルの関係は、0≦Vc<Va<Vb≦積分器1
0の最大出力電圧となる。ここでVc<V1<Va<
V2<Vbとなるように比較電圧V1、V2を演算増巾
器11a,11bの一方の入力端子に接続し、積
分器10の出力を比較するようにすれば、第9図
hに示すように各電源の種類に応じて図に示すよ
うな2値レベルの組合せが得られる。したがつて
この2値レベルを比較することによつて容易に各
電源の種類を判別することができる。
ト5を通過した波形105は、三相3線式、単相
3線式、単相2線式に応じてそれぞれa,b,c
のような波形105となるが、積分器10により
積分されその出力波形110は第9図gに示すよ
うな電圧レベルに変換される。すなわち三相3線
式、単相3線式、単相2線式の各電源における電
圧レベルをそれぞれVa、Vb、Vcとすると電圧
レベルの関係は、0≦Vc<Va<Vb≦積分器1
0の最大出力電圧となる。ここでVc<V1<Va<
V2<Vbとなるように比較電圧V1、V2を演算増巾
器11a,11bの一方の入力端子に接続し、積
分器10の出力を比較するようにすれば、第9図
hに示すように各電源の種類に応じて図に示すよ
うな2値レベルの組合せが得られる。したがつて
この2値レベルを比較することによつて容易に各
電源の種類を判別することができる。
なお三相4線式電源の場合には単相2線式電源
と同じ演算処理を用いればよい。また単相、三相
で線式を問わず共用できる分析装置についてもこ
の発明を適用することができるのはいうまでもな
い。
と同じ演算処理を用いればよい。また単相、三相
で線式を問わず共用できる分析装置についてもこ
の発明を適用することができるのはいうまでもな
い。
以上実施例に基づいて詳細に説明したように、
この発明では単相または三相の電源線から取り出
した2つの交流電圧情報を2値パルス信号に変換
し、その排他的論理和信号から所定のパルス巾以
下のパルスを除去して得た信号に基づいて電源の
種類を判別するようにしたので、比較的簡単な回
路構成により電源の種類を判別することができる
という利点がある。
この発明では単相または三相の電源線から取り出
した2つの交流電圧情報を2値パルス信号に変換
し、その排他的論理和信号から所定のパルス巾以
下のパルスを除去して得た信号に基づいて電源の
種類を判別するようにしたので、比較的簡単な回
路構成により電源の種類を判別することができる
という利点がある。
第1図、第2図は電源線から交流電圧情報を得
るための電圧入力配線図、第3図a,b,cは電
源の種類による電圧ベクトル図、第4図はこの発
明の一実施例を示す回路図、第5図a,b,cは
第4図の動作を示すタイミングチヤート、第6図
はこの発明の他の実施例を示す回路図、第7図
d,eは第6図の動作を説明するためのタイミン
グチヤート、第8図はこの発明のさらに他の実施
例を示す回路図、第9図f,g,hは第8図の動
作を説明するためのタイミングチヤートである。 1……電源、2……負荷、3……電圧入力部、
41,42……演算増巾器、5……排他的論理和
ゲート、6……積分回路、7……フリツプフロツ
プ、9……単安定マルチバイブレータ、10……
積分器。
るための電圧入力配線図、第3図a,b,cは電
源の種類による電圧ベクトル図、第4図はこの発
明の一実施例を示す回路図、第5図a,b,cは
第4図の動作を示すタイミングチヤート、第6図
はこの発明の他の実施例を示す回路図、第7図
d,eは第6図の動作を説明するためのタイミン
グチヤート、第8図はこの発明のさらに他の実施
例を示す回路図、第9図f,g,hは第8図の動
作を説明するためのタイミングチヤートである。 1……電源、2……負荷、3……電圧入力部、
41,42……演算増巾器、5……排他的論理和
ゲート、6……積分回路、7……フリツプフロツ
プ、9……単安定マルチバイブレータ、10……
積分器。
Claims (1)
- 1 単相または三相の電源線からとり出した2つ
の交流電圧情報を用いて前記電源線に印加された
電源の種類を判別する電源判別回路において、前
記2つの交流電圧情報をそれぞれ第1および第2
の2値パルス信号に変換する手段と、前記第1お
よび第2の2値パルス信号の排他的論理和を求め
る手段と、この排他的論理和信号から所定のパル
ス巾以下のパルスを除去する手段とを設け、前記
パルス除去手段の出力に基づいて電源の種類を判
別する事を特徴とする電源判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21204883A JPS60104268A (ja) | 1983-11-11 | 1983-11-11 | 電源判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21204883A JPS60104268A (ja) | 1983-11-11 | 1983-11-11 | 電源判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60104268A JPS60104268A (ja) | 1985-06-08 |
| JPH0114546B2 true JPH0114546B2 (ja) | 1989-03-13 |
Family
ID=16616000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21204883A Granted JPS60104268A (ja) | 1983-11-11 | 1983-11-11 | 電源判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60104268A (ja) |
-
1983
- 1983-11-11 JP JP21204883A patent/JPS60104268A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60104268A (ja) | 1985-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1205864A (en) | Gain switching device with reduced error for watt meter | |
| EP0322518B1 (en) | Digital protective relay | |
| GB2143958A (en) | Tracking filter for sensing dc content in an ac waveform | |
| EP0371192B1 (en) | Electric quantity detecting method | |
| JP2002286769A (ja) | 電力計測器 | |
| JPH0114546B2 (ja) | ||
| EP0423987A2 (en) | Apparatus and method for extracting the RMS value from a signal | |
| JPH0379667B2 (ja) | ||
| JPH05232157A (ja) | 電圧低下検出装置 | |
| JP3287121B2 (ja) | 電圧低下検出回路 | |
| JPH04337565A (ja) | ピーク検出回路 | |
| JPH0367228B2 (ja) | ||
| JPH1164403A (ja) | 電力測定器における無効電力の積算方法 | |
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JP3274068B2 (ja) | 位相判定回路 | |
| JPS6310535Y2 (ja) | ||
| JP3099312B2 (ja) | 位相検出回路 | |
| JPH08196035A (ja) | 方向検出装置 | |
| JPH02187668A (ja) | 周波数検出装置 | |
| JP2520713B2 (ja) | デジタル保護継電器 | |
| JPS60244866A (ja) | 三相交流の電圧検出装置 | |
| JPS60170339A (ja) | 搬送波受信復調装置 | |
| JPH02306180A (ja) | 論理回路シミユレーシヨン用期待値抽出方法 | |
| JPH07118151B2 (ja) | エンベロ−プデイテクタ | |
| JPH0767226B2 (ja) | デジタル保護継電器 |