JPH01145755A - データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車載川音９ｙ１器などに含まれるデ
ータ処理装置と制御装置との間でデータ転送を行う場合
の方式に関する。

従来技術 従来から、たとえば車載川音９機器においては、デジタ
ル信号処理装置（ＤＳＰ、以下、処理装置と略す）とマ
イクロコンピュータなどの制御装置とを含んでおり、こ
れらが各種信号の処理を行うとともに、これらの間での
シリアルデータの転送が行われている。

第４図は典型的な従来技術の構成を示すブロック口であ
る１本従来例は、制御装置１と処理装置２とを含んで構
成され、シリアルデータがそれぞれ一方向に転送される
転送ライン３．４と、同期信号ＳＣが転送される制御ラ
イン５とが設けられる。

第５図〜第７図は第４図示の構成におけるデータ転送手
順を示すタイムチャートである。これらの図面を参照し
て、第４図の構成の動作について説明する。第５図およ
び第６図は、データ転送がアドレスデータ゛と該アドレ
スデータに指定されるデータとの対を単位として転送さ
れる場合を示している。第５図は、制御装置１から処理
装置２へのデータの書込み処理を示しており、同期信号
ＳＣの立下る期間に処理装置２のアドレスと該アドレス
に書込まれるデータとが対になって、原炭転送される。

また第６図は、制御装置１による処理装置２がらの読出
し動作を示しており、同期信号ＳＣが立下っている期間
、制御装置１は処理装置２へ所望のアドレスデータを送
出し、処理装置２は該アドレスによって指定されるデー
タを転送する。′一方、第７図はデータ転送を行う際に
、スタートアドレスとエンドアドレスとを指定して、そ
の間のデータを連続的に転送する方式である。制御装置
１が処理装置２ヘデータの書込みを行う場合、第７図に
示されるように、同期信号ＳＣの立下り期間で処理装置
２へ書込むべきスタートアドレスとエンドアドレスとを
転送し、続いて対応するデータを送出する。読出し時に
おいても、制御装置１は処理装置２へスタートアドレス
とエンドアドレスとを送出し、処理袋！２は対応するデ
ータを連続的に返信する。

発明が解決しようとする問題点 上記第５図および第６図に示された従来技術の転送方式
では、たとえば連続するアドレスの大量のデータを転送
しようとする場き、データ毎にアドレスを付さねばなら
ず、データ転送にむやみに時間を要してしまうという問
題点がある。また第７図に示される従来技術の転送方式
では、連続ず　−るアドレスの大量のデータを転送する
場きには有利であるけれども、連続しない分散したアド
レスのデータを大量に転送する場合など１アドレス毎の
データ転送にあたっては、エンドアドレスは不用であり
、転送用のデータ長がむやみに長くなってしまうという
問題点がある。

本発明の目的は、上述の問題点を解決し、データ転送速
度が向上されるとともに、データ転送の処理手順が簡略
化されるデータ転送方式を提供することである。

問題点を解決するための手段 本発明は、データ処理装置と制御装置との間で単位デー
タ量毎にシリアルデータ転送を行う方式データ処理装置
と制御装置との間には、シリアルデータの転送ラインと
、データ処理装置を転送動作状部と転送非動作状態との
間で切換えて制御する制御信号ラインとが設けられ、 制御装置が制御信号ラインを一方レベルとする期間にデ
ータ転送を行うようにしたことを特徴とするデータ転送
方式である。

作　　用 本発明は、データ処理装置と制御装置との間で単位デー
タ量毎にシリアルデータ転送を行う方式である。制御装
置とデータ処理装置との間でデータの転送を行う場合、
制御装置は制御信号ラインを必要の期間、一方レベルと
する。この一方レベルの期間、制御装置とデータ処理装
置との間でデータの転送が行われる。すなわち、データ
転送の終了タイミングは、前記制御信号ラインの制御信
号が一方レベルから他方レベルに制御装置によって切換
えられることによって実現される。

これにより、転送されるデータに関して、データを読出
し／書込みする際の先頭アドレスを指定するだけでよく
、転送されるデータが１単位データ量であるか複数単位
データ量であるかを問わず、同一の処理手順にて転送を
行うことができる。また、連続するアドレスのデータを
転送する際には５各単位データ旦毎のデータに、それぞ
れ対応するアドレスを付す必要がなく、また１４ｉ位デ
ータ量の転送の場なにも、アクセスする終了アドレスを
付す必要がない、これにより転送に要するデータ長を削
減でき、転送速度を向上できる。さらに転送されるデー
タが、１単位データ量であるか複数単位データ量である
かを問わず、単一手順にて転送できるため、転送手順を
大幅に簡略化できる。

実施例 第１図は本発明の一実施例の構成を示すブロック図であ
る。第１図を参照して、本実施例について説明する。本
実施例は、たとえば車載用音響機器におけるデジタル信
号処理装置（ＤＳＰ）とマイクロコンピュータとの間の
シリアルデータ転送などに関して好適に実施される。本
実施例では、ＤＳＰなどの処理装置１０とマイクロコン
ピュータなどの制御装置１１との間でデータ転送が行わ
れる。処理装置１０には、たとえばマイクロプロセッサ
などの演算処理回路１２と、たとえばランダムアクセス
メモリなどによって実現される記憶部１３と、アドレス
カウンタ１４とが設けられ、これらは内部バス１５に接
続されている。

またこの内部バス１５には、バッファレジスタ１６．１
７が接続され、このバッファレジスタ１６．１７には転
送レジスタ１８．１９が接続される。バッファレジスタ
１６および転送レジスタ１８は、処理装置１０の受信動
作に関与し、バッファレジスタ１７および転送レジスタ
１９は送信動作に関与する。

一方、制御装置１１は処理袋Ｗ１０と類似の構成を有し
、演算処理回路２０、記憶部２１およびワード数カウン
タ２２を備えており、これらは内部バス２３に接続され
る。この内部バス２３にはバッファレジスタ２４．２５
と転送レジスタ２６゜２７とが設けられる。バッファレ
ジスタ２４および転送レジスタ２６は、処理装置１０へ
の送信動作に拘わり、バッファレジスタ２５および転送
レジスタ２７は、処理装置１０からの受信動１Ｙに関与
する。転送レジスタ１８．２６；　１９，２７を接続す
るデータの転送ライン２８．２９が設けられ、また後述
するように処理装置１０を転送動作状態と転送非動作状
態との間で切換える制御信号（同期信号ＳＣ）を出力す
る制御信号ライン３０が設けられる。

第２図は第１図の構成の動作を説明するタイミングチャ
ートであり、第３図は該動作を説明するフローチャート
である。第２図および第３Ｉ１２Ｉを併せて９照して、
本実施例の動作について説明する。

制御装置１１は、第３１１Ｊステツプａ１で処理装置１
０に対して、読出し処理または書込み処理のいずれを行
うかを決定する。書込み処理を行う場きには、ステップ
ａ２で処理装置１０の記憶部１３の書込み開始アドレス
（スタートアドレス）を設定する。書込まれるデータは
単位データｌとして、たとえば８ビツトを一単位（以下
、１ワードと称する）とするデータ転送を行う、ステッ
プａ３では、転送されるワード数を設定する。

ステップａ４では、制御装置１１は制御信号ライン３０
に出力される同期信号ＳＣを、第２図の時刻ｔ１でたと
えばローレベルに立下げる。ステップａ５では、前記時
刻ｔ１以後、制御装置１１は転送ライン２８にステップ
ａ２で設定されたスタートアドレスと書込み命令とを出
力する。続いてステップａ６では、処理装置１０の記憶
部１３における前記スタートアドレスで記憶されるデー
タＤＯを出力する。

次にステップａ７では、制御装置１１のワード数カウン
タ２２において、ステップａ３で設定されたワード数か
ら一１デクリメントする。ステップａ８ではこのときの
ワード数カウンタのカウント値であるワード数が０であ
るかどうかを判断し、否定ならばステップａ６へ移り、
ステップａ６〜ステップａ８の処理を繰り返す。ステッ
プａ８において、ワード数がＯであることが判断される
と、ステップａ９で第２図時刻ｔ２において、同期信号
ＳＣを立上げる。

このようにして第２図（２）に示されるように、制御装
置１１から処理装置１０へのデータの書込み処理が終了
する。

前記ステップａ１で読出し命令が選択された場合、ステ
ップａｌｏで、読出される処理装置１０の記憶部１３の
スタートアドレスを設定する０次に読出すべきワード数
をステップａｌｌで設定し、ステップａ１２では第２図
の時刻ｔ１で同期信号ＳＣを立下げる。

ステップａ１３では、第２図（３）に示すようにスター
トアドレスと読出し命令とを処理装置１０に出力する。

ステップａ１４では、前記読出し命令を受信した処理袋
ｒ１１１０が、記憶部１３の対応するアドレスからデー
タＤＯを制御装置１１に出力する。ステップａ１５では
、制御装置１１のワード数カウンタ２２が前記データが
１ワード入力される毎に−イデクリメントする。

ステップａ１６では、ワード数カウンタ２２のカウント
値であるワード数がＯであるがどうかを判断する。この
判断が否定であれば、処理はステップａ１４に戻り、前
記ステップａ１４〜ステップａ１６の処理を繰り返し行
う、ステップａ１６の判断が肯定であれば、ステップａ
１７に移り、第２図時刻ｔ２で制御装置１１は同期信号
ＳＣを立上げる。このようにして第２図（３）および同
図（４）に示すように、データの処理装置１０から制御
装置１１への読出し処理が終了する。

このようにして本実施例に従えば、１ワードのデータを
転送する毎に該データのアドレスを付加する必要がなく
、送信データが削減される。また本実施例では単にスタ
ートアドレスを供給するだけで、従来技術で述べたよう
なエンドアドレスデータを付加する必要がなく、これに
よっても転送に拘わるデータ長が削減される。このよう
にしてデータ長が削減されることにより、転送時間が短
縮されるとともに、１ワードの転送の場合と複数ワード
転送の場合とで転送手順を変更するなどの処理が不必要
となり、このような転送を行うソフトウェアおよび構成
を格段に簡略化できる。

効　　果 以上のように本発明に従えば、転送されるデータに関し
て、データを読出し／言送みする際の先頭アドレスを指
定するだけでよく、転送されるデータが１単位データ量
であるか複数単位データ量であるかを問わず、同一の処
理手順にて転送を行うことができる。また、連続するア
ドレスのデータを転送する際には、各単位データ量毎の
データに、それぞれ対応するアドレスを付す必要がなく
、また１単位データ量の転送の場合にも、アクセスする
終了アドレスを付す必要がない。これにより転送に要す
るデータ長を削減でき、転送速度を向上できる。さらに
転送されるデータが、１単位データ量であるか複数単位
データ量であるかを問わず、単一手順にて転送できるた
め、転送手順を大幅に簡略化できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本実施例の動作を説明するタイミングチャート、
第３図は本実施例の動作を説明するフローチャート、第
４図は典型的な従来技術の構成を示すブロック図、第５
図〜第７図は従来技術の動作を説明するタイミングチャ
ートである。 １０・・−処理装置、１１・・・制御装置、１２・・・
演算処理回路、１３・・・記憶部、１４・・・アドレス
カウンタ、２２・・・ワード数カウンタ、２８．２９・
・・転送ライン、３０・・・制御信号ライン 代理人　　弁理士　画数　圭一部 第３　図

Claims (1)

1. 【特許請求の範囲】 データ処理装置と制御装置との間で単位データ量毎にシ
   リアルデータ転送を行う方式において、データ処理装置
   と制御装置との間には、シリアルデータの転送ラインと
   、データ処理装置を転送動作状態と転送非動作状態との
   間で切換えて制御する制御信号ラインとが設けられ、 制御装置が制御信号ラインを一方レベルとする期間にデ
   ータ転送を行うようにしたことを特徴とするデータ転送
   方式。