JPH01145859A - ラテラル型フォトサイリスタ - Google Patents
ラテラル型フォトサイリスタInfo
- Publication number
- JPH01145859A JPH01145859A JP62305388A JP30538887A JPH01145859A JP H01145859 A JPH01145859 A JP H01145859A JP 62305388 A JP62305388 A JP 62305388A JP 30538887 A JP30538887 A JP 30538887A JP H01145859 A JPH01145859 A JP H01145859A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- junction
- diffused region
- electric field
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光結合素子等に用いられる受光素子、更に詳
しくはプレイナ技術により形成されるところの、フォト
トライアックを包含したラテラル型フォトサイリスタの
チップ構造に関する。
しくはプレイナ技術により形成されるところの、フォト
トライアックを包含したラテラル型フォトサイリスタの
チップ構造に関する。
本発明は、アノード拡散領域、Ｐゲート拡散領域、カソ
ード拡散領域、Ｎゲートガードリング及びＡｌ電極から
なるラテラル型フォトサイリスタにおいて、前記Ｐゲー
ト拡散領域の接合を部分的に深くし、サージ電流による
接合破壊強度の改善を図る。
ード拡散領域、Ｎゲートガードリング及びＡｌ電極から
なるラテラル型フォトサイリスタにおいて、前記Ｐゲー
ト拡散領域の接合を部分的に深くし、サージ電流による
接合破壊強度の改善を図る。
フォトサイリスタは光照射によフてターンオンするサイ
リスタであり、チップの厚み方向にＰＮＰＮ接合を形成
したパーティカル型フォトサイリスタと、プレイナ技術
によりチップの同一表面上にアノード、カソードを配列
したラテラル型フォトサイリスタが知られている。この
内のラテラル型フォトサイリスタのチップ断面構造を第
３図に示す。
リスタであり、チップの厚み方向にＰＮＰＮ接合を形成
したパーティカル型フォトサイリスタと、プレイナ技術
によりチップの同一表面上にアノード、カソードを配列
したラテラル型フォトサイリスタが知られている。この
内のラテラル型フォトサイリスタのチップ断面構造を第
３図に示す。
第３図において、フォトサイリスタは、Ｎ基板ｌｌ上に
アノード拡散領域１２、Ｐゲート拡散領域１３、カソー
ド拡散領域１４及びゲート抵抗（図示せず）を形成し、
更にＡｌ等の蒸着によって酸化膜１９上にアノード電極
１５、カンード電械工６及びＮゲートガードリンク１７
を形成した構造となっている。このようなラテラル型フ
ォトサイリスタを同一チップ内に逆並列に配置すること
によリ、双方向性フォトサイリスタ、所謂フォトトライ
アックが構成される。
アノード拡散領域１２、Ｐゲート拡散領域１３、カソー
ド拡散領域１４及びゲート抵抗（図示せず）を形成し、
更にＡｌ等の蒸着によって酸化膜１９上にアノード電極
１５、カンード電械工６及びＮゲートガードリンク１７
を形成した構造となっている。このようなラテラル型フ
ォトサイリスタを同一チップ内に逆並列に配置すること
によリ、双方向性フォトサイリスタ、所謂フォトトライ
アックが構成される。
このようなラテラル型フォトサイリスタ若しくはフォト
トライアックは、ｇＩＩＪ４図に示すような回路結線で
使用されることが多い。第４図においてフォトトライア
ック２０はＬＥＤ（発光ダイオード）２１により駆動さ
れ、またフォトトライアック２０と並列に誤動作防止用
のコンデンサ２２゜抵抗２３即ちスナバ回路が結線され
ている。
トライアックは、ｇＩＩＪ４図に示すような回路結線で
使用されることが多い。第４図においてフォトトライア
ック２０はＬＥＤ（発光ダイオード）２１により駆動さ
れ、またフォトトライアック２０と並列に誤動作防止用
のコンデンサ２２゜抵抗２３即ちスナバ回路が結線され
ている。
このような回路構成において、素子のブレイクダウン電
圧を超えるような過電圧が印加された場合、ＬＥＤ２１
が発光していなくてもフォトトライアック２０はターン
オンしてしまう。この時、スナバ回路のコンデンサ２２
に充電されていた電荷がサージ電流ｉとなって、フォト
トライアック２０（第８図参照）のアノード電極１５か
らアノード拡散領域１２、Ｎ基板１１、Ｐゲート拡散領
域１８、カソード拡散領域１４を通じカソード電極１６
に流れる。
圧を超えるような過電圧が印加された場合、ＬＥＤ２１
が発光していなくてもフォトトライアック２０はターン
オンしてしまう。この時、スナバ回路のコンデンサ２２
に充電されていた電荷がサージ電流ｉとなって、フォト
トライアック２０（第８図参照）のアノード電極１５か
らアノード拡散領域１２、Ｎ基板１１、Ｐゲート拡散領
域１８、カソード拡散領域１４を通じカソード電極１６
に流れる。
この時、Ｎ基板１１とＰゲート拡散領域１３との間の接
合、即ちＰゲート接合１８は逆バイアス状態にあり、空
乏層を通じてサージ電流が流れる。
合、即ちＰゲート接合１８は逆バイアス状態にあり、空
乏層を通じてサージ電流が流れる。
Ｐゲート接合１８の特に端部は空乏層の拡がりが少ない
ため、電界集中が起きやすく、電流が部分的に流れて接
合破壊を引き起こす。
ため、電界集中が起きやすく、電流が部分的に流れて接
合破壊を引き起こす。
本発明は、上記の事情に鑑みなされたものであり、Ｐゲ
ート接合の電界集中しやすい部分の接合を深く形成する
。
ート接合の電界集中しやすい部分の接合を深く形成する
。
このような構造とすることにより、Ｐゲート接合の曲率
が大きくなり、空乏層が広がり易くなって電界集中を緩
和することができる。また、Ｐゲート拡散領域を部分的
に深くすることにより、接合面積が拡がり、電流密度が
小さくなって耐サージ電流特性が向上する。
が大きくなり、空乏層が広がり易くなって電界集中を緩
和することができる。また、Ｐゲート拡散領域を部分的
に深くすることにより、接合面積が拡がり、電流密度が
小さくなって耐サージ電流特性が向上する。
以下、図面に基づいて本発明の一実施例について更に詳
しく説明する。第１図は一実施例における部分断面図で
、第２図は同平面図である。
しく説明する。第１図は一実施例における部分断面図で
、第２図は同平面図である。
第１図において、フォトサイリスタは、Ｎ基板１にアノ
ード拡散領域２、Ｐゲート拡散領域３を形成後、Ｐゲー
ト接合８の端部において深い接合部８ａを形成するため
、選択的に追加拡散が行なわれる。その後は従来と同様
にカソード拡散領域４、酸化膜９の上にアノード電極５
、カソード電極６、Ｎゲートガードリング７等を形成す
る。Ｐゲート接合８の深さは、その浅い接合部８ｂにお
いて、光感度及び電流増幅率の制御等の点から、従来と
同様に２〜ｌＯμｍ（平均として約５μｍ）であるが、
深い接合部８ａにおいては２０〜５０μｍとする。
ード拡散領域２、Ｐゲート拡散領域３を形成後、Ｐゲー
ト接合８の端部において深い接合部８ａを形成するため
、選択的に追加拡散が行なわれる。その後は従来と同様
にカソード拡散領域４、酸化膜９の上にアノード電極５
、カソード電極６、Ｎゲートガードリング７等を形成す
る。Ｐゲート接合８の深さは、その浅い接合部８ｂにお
いて、光感度及び電流増幅率の制御等の点から、従来と
同様に２〜ｌＯμｍ（平均として約５μｍ）であるが、
深い接合部８ａにおいては２０〜５０μｍとする。
上記構造により、Ｐゲート拡散領域３の拡散深さを部分
的に深くしているため、従来よりＰゲート接合８の曲率
が大きくなり、空乏層が広がり易すくなる。このため、
Ｐゲート接合８に集中していた電界を緩和することが出
来る。又、ＰＮ接合のブレイクダウンは表面で起こり、
最初に接合の一番弱い箇所から電流が流れ始めるため、
−点に電流が集中することになるが、本構造のようにＰ
ゲート拡散法さを深くすることにより、縦方向に電流を
広げることが可能となり、電流集中も緩和することが出
来る。以上の２点により、従前どおりの電流増幅率の制
御性を持続しながら、サージ耐量の向上が実現出来る。
的に深くしているため、従来よりＰゲート接合８の曲率
が大きくなり、空乏層が広がり易すくなる。このため、
Ｐゲート接合８に集中していた電界を緩和することが出
来る。又、ＰＮ接合のブレイクダウンは表面で起こり、
最初に接合の一番弱い箇所から電流が流れ始めるため、
−点に電流が集中することになるが、本構造のようにＰ
ゲート拡散法さを深くすることにより、縦方向に電流を
広げることが可能となり、電流集中も緩和することが出
来る。以上の２点により、従前どおりの電流増幅率の制
御性を持続しながら、サージ耐量の向上が実現出来る。
以上、述べてきたように、本発明によれば、Ｐゲート拡
散領域の接合を部分的に深く形成することにより、電界
、電流の集中が緩和され、耐サージ電流特性の高いラテ
ラル型７オトサイリスタが可能となる。また７オトサイ
リスタを逆並列配置したフォトトライアックへの本発明
の適用も勿論可能である。
散領域の接合を部分的に深く形成することにより、電界
、電流の集中が緩和され、耐サージ電流特性の高いラテ
ラル型７オトサイリスタが可能となる。また７オトサイ
リスタを逆並列配置したフォトトライアックへの本発明
の適用も勿論可能である。
第１図は本発明の一実施例を示す部分断面図、第２図は
同実施例の平面図、第３図は従来の７オトサイリスタの
断面図、第４図は使用状態を説明するための回路結線図
である。 １・・・Ｎ基板、２・・・アノード拡散領域、３・・・
Ｐゲ−ト拡散領域、４・・カソード拡散領域、８・・・
Ｐゲート接合、８ａ・・・深い接合部、８ｂ・・・浅い
接合部。 代理人 弁理士 杉 山 毅 至（他１名）１１１ｉ！
１ 第２図
同実施例の平面図、第３図は従来の７オトサイリスタの
断面図、第４図は使用状態を説明するための回路結線図
である。 １・・・Ｎ基板、２・・・アノード拡散領域、３・・・
Ｐゲ−ト拡散領域、４・・カソード拡散領域、８・・・
Ｐゲート接合、８ａ・・・深い接合部、８ｂ・・・浅い
接合部。 代理人 弁理士 杉 山 毅 至（他１名）１１１ｉ！
１ 第２図
Claims (1)
- １、アノード拡散領域、Ｐゲート拡散領域、カソード拡
散領域、Ｎゲートガードリング及びＡｌ電極からなるラ
テラル型フォトサイリスタにおいて、前記Ｐゲート拡散
領域の接合をその端部において部分的に深く形成したこ
とを特徴とするラテラル型フォトサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305388A JPH01145859A (ja) | 1987-12-01 | 1987-12-01 | ラテラル型フォトサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305388A JPH01145859A (ja) | 1987-12-01 | 1987-12-01 | ラテラル型フォトサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145859A true JPH01145859A (ja) | 1989-06-07 |
Family
ID=17944518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305388A Pending JPH01145859A (ja) | 1987-12-01 | 1987-12-01 | ラテラル型フォトサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145859A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184201A (en) * | 1989-06-07 | 1993-02-02 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Static induction transistor |
| JPH0550748U (ja) * | 1991-12-10 | 1993-07-02 | シャープ株式会社 | フォトサイリスタ |
| CN104952889A (zh) * | 2014-03-24 | 2015-09-30 | 夏普株式会社 | 双向光控晶闸管芯片、光触发耦合器和固态继电器 |
-
1987
- 1987-12-01 JP JP62305388A patent/JPH01145859A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184201A (en) * | 1989-06-07 | 1993-02-02 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Static induction transistor |
| JPH0550748U (ja) * | 1991-12-10 | 1993-07-02 | シャープ株式会社 | フォトサイリスタ |
| CN104952889A (zh) * | 2014-03-24 | 2015-09-30 | 夏普株式会社 | 双向光控晶闸管芯片、光触发耦合器和固态继电器 |
| JP2015185642A (ja) * | 2014-03-24 | 2015-10-22 | シャープ株式会社 | 双方向フォトサイリスタチップ、ソリッドステートリレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313431B2 (ja) | モノリシック単方向保護ダイオード | |
| CN1508881B (zh) | 双向光控晶闸管芯片、光触发耦合器及固态继电器 | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| JP2554093B2 (ja) | 半導体ダイオ−ド | |
| US4236169A (en) | Thyristor device | |
| JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
| JPH0154865B2 (ja) | ||
| JPS637471B2 (ja) | ||
| JPS623987B2 (ja) | ||
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| JPS607178A (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| JPS61113280A (ja) | 光点弧サイリスタならびにそのスイツチング方法 | |
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JPS63124477A (ja) | ゼロクロス機能付光結合素子 | |
| JPH0468791B2 (ja) | ||
| JPH065739B2 (ja) | 光駆動型半導体制御整流装置 | |
| JPS5945232B2 (ja) | 光駆動型半導体制御整流装置 | |
| JPH0494572A (ja) | ラテラル型サイリスタ | |
| JPS621273A (ja) | 逆導通ｇｔｏサイリスタ | |
| JPH0685438B2 (ja) | 両方向サイリスタ | |
| JPH05291593A (ja) | 半導体装置 | |
| JPS6152586B2 (ja) | ||
| JPS63107169A (ja) | 逆導通ｇｔｏサイリスタ |