JPH0114608B2 - - Google Patents
Info
- Publication number
- JPH0114608B2 JPH0114608B2 JP59231305A JP23130584A JPH0114608B2 JP H0114608 B2 JPH0114608 B2 JP H0114608B2 JP 59231305 A JP59231305 A JP 59231305A JP 23130584 A JP23130584 A JP 23130584A JP H0114608 B2 JPH0114608 B2 JP H0114608B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- coordinate data
- raster
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Processing Or Creating Images (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、タブレツト等より出力される二次元
座標データを高速でベクトル・ラスタ変換する装
置に関する。
座標データを高速でベクトル・ラスタ変換する装
置に関する。
第１図は、この種の従来の装置の原理図であ
る。メモリ１には、タブレツト等から出力される
二次元座標データ（ｘ，ｙ）が蓄積される。画像
メモリ２の各ビツトは二次元座標（ｘ，ｙ）に対
応づけられている。ベクトルラスタ変換装置３
は、メモリ１から二次元座標データを取り出し、
画像メモリ２の対応づけられるビツトを１にする
ことにより、メモリ１内の二次元座標列に対応す
るビツトパターンを、画像メモリ２内につくる。
る。メモリ１には、タブレツト等から出力される
二次元座標データ（ｘ，ｙ）が蓄積される。画像
メモリ２の各ビツトは二次元座標（ｘ，ｙ）に対
応づけられている。ベクトルラスタ変換装置３
は、メモリ１から二次元座標データを取り出し、
画像メモリ２の対応づけられるビツトを１にする
ことにより、メモリ１内の二次元座標列に対応す
るビツトパターンを、画像メモリ２内につくる。
すなわち、変換回路３は、メモリ１より順次、
座標データを取り込み、該座標データに対応する
画像メモリ２内のビツトのアドレスを計算する。
次いで画像メモリ２内の上記ビツトを含む１ワー
ドを取り込み、上記ビツドを“１”にして、その
１ワードを画像メモリ２の元のアドレスに書き込
む。
座標データを取り込み、該座標データに対応する
画像メモリ２内のビツトのアドレスを計算する。
次いで画像メモリ２内の上記ビツトを含む１ワー
ドを取り込み、上記ビツドを“１”にして、その
１ワードを画像メモリ２の元のアドレスに書き込
む。
しかしながら、画像メモリ２が大容量の場合、
そのアクセス速度が低速度となるため、上記のよ
うに１座標点ごとに画像メモリ２をアクセスして
データの読み出しと書き込みを行う従来の方式に
よれば、オーバーヘツトが著しく増加する。従つ
て、上記変換回路３が行うベクトルラスタ変換処
理に時記を要し、メモリ１からの座標データの取
り出し間隔が長くなる。
そのアクセス速度が低速度となるため、上記のよ
うに１座標点ごとに画像メモリ２をアクセスして
データの読み出しと書き込みを行う従来の方式に
よれば、オーバーヘツトが著しく増加する。従つ
て、上記変換回路３が行うベクトルラスタ変換処
理に時記を要し、メモリ１からの座標データの取
り出し間隔が長くなる。
画像データの入力をオンラインで行なう場合等
では、メモリ１の座標データの蓄積と取り出しを
時分割で行なう必要が生ずる。この場合に、取り
出し間隔が長いことが問題となることがある。例
えば、タブレツトから手書きによる入力を行なう
場合、１ストロークの入力が行なわれる間メモリ
１へ座標データが蓄積され、次のストロークが入
力されるまでの間に、メモリ１から座標データが
取り出され、ベクトルラスタ変換される。この
際、ベクトルラスタ変換の時間が長いために、座
標データの取り出し間隔が長いと、次のストロー
クが入力されるまでに、前のストロークの座標デ
ータの取り出しが終らなくなる。そのために、メ
モリ１に蓄積される座標データが増加することに
なる。このために、メモリ１のオーバフローを避
けるために、ストローク間の時間を増す等、タブ
レツトへの手書き入力の方法に制限を加える必要
が生じる。
では、メモリ１の座標データの蓄積と取り出しを
時分割で行なう必要が生ずる。この場合に、取り
出し間隔が長いことが問題となることがある。例
えば、タブレツトから手書きによる入力を行なう
場合、１ストロークの入力が行なわれる間メモリ
１へ座標データが蓄積され、次のストロークが入
力されるまでの間に、メモリ１から座標データが
取り出され、ベクトルラスタ変換される。この
際、ベクトルラスタ変換の時間が長いために、座
標データの取り出し間隔が長いと、次のストロー
クが入力されるまでに、前のストロークの座標デ
ータの取り出しが終らなくなる。そのために、メ
モリ１に蓄積される座標データが増加することに
なる。このために、メモリ１のオーバフローを避
けるために、ストローク間の時間を増す等、タブ
レツトへの手書き入力の方法に制限を加える必要
が生じる。
本発明は、メモリ１からメモリ２への座標の変
換を高速化し、上記欠点を解消することを目的と
する。
換を高速化し、上記欠点を解消することを目的と
する。
第２図は、本発明による変換装置３′の原理図
である。本発明の特徴は次の通りである。第１の
特徴はメモリ１と２の間に小容量かつ高速のメモ
リ４０を設け、一点ごとのベクトルラスタ変換は
メモリ４０に対して行ない、メモリ２への書き込
みはメモリ４０からの変換を伴なわない単なる画
像転換とすることである。第２の特徴は、連続し
てメモリ４０へベクトルラスタ変換する座標デー
タの範囲（以後、仮想入力エリアと称する。）を
メモリ１から取り出す座標データの変化に伴なつ
て、設定する機能を有することである。
である。本発明の特徴は次の通りである。第１の
特徴はメモリ１と２の間に小容量かつ高速のメモ
リ４０を設け、一点ごとのベクトルラスタ変換は
メモリ４０に対して行ない、メモリ２への書き込
みはメモリ４０からの変換を伴なわない単なる画
像転換とすることである。第２の特徴は、連続し
てメモリ４０へベクトルラスタ変換する座標デー
タの範囲（以後、仮想入力エリアと称する。）を
メモリ１から取り出す座標データの変化に伴なつ
て、設定する機能を有することである。
以下、図を参照し、この発明の一実施例により
さらに詳細に説明する。
さらに詳細に説明する。
第３図は、この発明の一実施例になる装置の構
成を示すものである。２１はタブレツトであり、
スイツチストリームモードで用いられる。スイツ
チストリームモードはペンダウン（スタイラスペ
ンが入力面上に押えつけられる状態）の間、タブ
レツトから座標データが出力され、ペンアツプ
（スタイラスペンが入力面から離れている状態）
の間は座標データが出力されないモードである。
２２は計算機である。２３は画像メモリであり、
同一出願人によりなされたS55年６月17日付実用
新案出願「文書画像データの切出・合成装置」に
よつて１回のオーバ・ヘツドによる部分画像の一
括転送を行なう折り返し転送処理するための
DMA制御回路を含んでいる（図示せず）。２４
は計算機２２の出力バス、２５は入力バス、２６
は命令、デバイス指定ライン、２７はフラグライ
ン、２８は割込みラインである。
成を示すものである。２１はタブレツトであり、
スイツチストリームモードで用いられる。スイツ
チストリームモードはペンダウン（スタイラスペ
ンが入力面上に押えつけられる状態）の間、タブ
レツトから座標データが出力され、ペンアツプ
（スタイラスペンが入力面から離れている状態）
の間は座標データが出力されないモードである。
２２は計算機である。２３は画像メモリであり、
同一出願人によりなされたS55年６月17日付実用
新案出願「文書画像データの切出・合成装置」に
よつて１回のオーバ・ヘツドによる部分画像の一
括転送を行なう折り返し転送処理するための
DMA制御回路を含んでいる（図示せず）。２４
は計算機２２の出力バス、２５は入力バス、２６
は命令、デバイス指定ライン、２７はフラグライ
ン、２８は割込みラインである。
第４図は計算機２２内の主記憶装置（図示せ
ず）内のエリアを示す。９は、タイムカウンタ１
０は入力ポインタ１１は出力ポインタ、１２は補
間開始点、１３は補間終了点、１４は変換座標
点、１５は仮想入力エリアパラメーターである。
１６は入力エリアで第２図メモリ１に相当、１７
は出力エリアで、第２図メモリ４０に相当する。
ず）内のエリアを示す。９は、タイムカウンタ１
０は入力ポインタ１１は出力ポインタ、１２は補
間開始点、１３は補間終了点、１４は変換座標
点、１５は仮想入力エリアパラメーターである。
１６は入力エリアで第２図メモリ１に相当、１７
は出力エリアで、第２図メモリ４０に相当する。
計算機はタブレツトから出力される座標データ
の入力状態と、座標データの変換状態を繰り返
す。
の入力状態と、座標データの変換状態を繰り返
す。
(1) 座標データ入力状態
計算機２２は、タブレツト２１からデータを取
り込みたいときには、線２６を介してタブレツト
２１にデータ転送要求を送出するとともに、タイ
ムカウンタ９にタイマ値をセツトし、タイマ動作
を開始する。タブレツト２１は、周期的に、たと
えば、5msecごとにフラグセンス方式で座標デー
タを出力するように構成されていて、計算機２２
からのデータ転送要求を受けた後、ペンタツチを
検出すると、フラグライン２７に１をセツトし、
かつバス２４に、そのタツチ位置座標（ｘ，ｙ）
を出力する。計算機２２は、タイマカウンタ９が
タイムアツプしていないときに、このフラグに応
答してバス２４のデータを取り込む。入力された
座標データを入力ポインタ１０の示示す入力エリ
ア１６内のアドレスにストアし、入力ポインタ
は、このストア後、１だけ更新する。その後デー
タ転送要求の送出、タブレツトからのデータの取
り込みという上の動作を繰り返す。データ転送要
求の送出ごとに、タイマカウンタ９をセツトす
る。もし、データ転送要求送出後、フラグが入力
されないでタイマカウンタ９がタイムアツプする
とペンアツプがなされたと判断し、次の座標変換
動作に移る。
り込みたいときには、線２６を介してタブレツト
２１にデータ転送要求を送出するとともに、タイ
ムカウンタ９にタイマ値をセツトし、タイマ動作
を開始する。タブレツト２１は、周期的に、たと
えば、5msecごとにフラグセンス方式で座標デー
タを出力するように構成されていて、計算機２２
からのデータ転送要求を受けた後、ペンタツチを
検出すると、フラグライン２７に１をセツトし、
かつバス２４に、そのタツチ位置座標（ｘ，ｙ）
を出力する。計算機２２は、タイマカウンタ９が
タイムアツプしていないときに、このフラグに応
答してバス２４のデータを取り込む。入力された
座標データを入力ポインタ１０の示示す入力エリ
ア１６内のアドレスにストアし、入力ポインタ
は、このストア後、１だけ更新する。その後デー
タ転送要求の送出、タブレツトからのデータの取
り込みという上の動作を繰り返す。データ転送要
求の送出ごとに、タイマカウンタ９をセツトす
る。もし、データ転送要求送出後、フラグが入力
されないでタイマカウンタ９がタイムアツプする
とペンアツプがなされたと判断し、次の座標変換
動作に移る。
(2) 座標データ変換状態
計算機２２は入力エリア１６から順次、入力座
標データを読み出して、データの変換を行なう。
読み出しは、出力ポインタ１１の示す入力エリア
１６のアドレスに対して行ない、読み出し後、出
力ポインタを１だけ更新する。
標データを読み出して、データの変換を行なう。
読み出しは、出力ポインタ１１の示す入力エリア
１６のアドレスに対して行ない、読み出し後、出
力ポインタを１だけ更新する。
データの変換方法に関して以下第５図に即して
説明する。
説明する。
入力ポインタ１０に従い、最初の１点の座標デ
ータを入力エリア１６から読み出する、そのデー
タを変換座標点とし、エリア１４にストアし、仮
想入力エリアを設定してベクトルラスタ変換を行
なう。次にその変換座標点を補間開始点とし、エ
リア１２にストアする。このとき出力ポインタ１
１を１だけ更新する。
ータを入力エリア１６から読み出する、そのデー
タを変換座標点とし、エリア１４にストアし、仮
想入力エリアを設定してベクトルラスタ変換を行
なう。次にその変換座標点を補間開始点とし、エ
リア１２にストアする。このとき出力ポインタ１
１を１だけ更新する。
２番目以降の点を読み出すと、そのデータを補
間終了点とし、エリア１３にストアする。次にエ
リア１２の補間開始点とエリア１３の補間終了点
に基づいて、これらの点間の補間データを逐次発
生し、それらを逐次変換座標点として、順次第６
図に示すデータ処理をする。次に補間終了点につ
いて、同じデータ処理し、最後に、補間終了点を
補間開始点とする。次に出力ポインタ１１を１だ
け更新する。入力エリア１６内の座標データを読
出す前に、出力ポインタ１１と入力ポインタ１０
とが比較され、一致しない限り（つまり出力ポイ
ンタ１１が入力ポインタ１０より小さいかぎり）
上述の読出し、補間点計算、データ処理、出力ポ
インタ１１の更新等の一連の動作が繰り返され
る。もし、出力ポインタ１１の値が入力ポインタ
１０の値と等しくなつたときは、入力エリア１６
内のすべてのデータの転送が終了したものとし
て、出力エリア１７内に内容を画像メモリ２３へ
一括転送するとともに、計算機２２は、座標デー
タ入力状態に移る。
間終了点とし、エリア１３にストアする。次にエ
リア１２の補間開始点とエリア１３の補間終了点
に基づいて、これらの点間の補間データを逐次発
生し、それらを逐次変換座標点として、順次第６
図に示すデータ処理をする。次に補間終了点につ
いて、同じデータ処理し、最後に、補間終了点を
補間開始点とする。次に出力ポインタ１１を１だ
け更新する。入力エリア１６内の座標データを読
出す前に、出力ポインタ１１と入力ポインタ１０
とが比較され、一致しない限り（つまり出力ポイ
ンタ１１が入力ポインタ１０より小さいかぎり）
上述の読出し、補間点計算、データ処理、出力ポ
インタ１１の更新等の一連の動作が繰り返され
る。もし、出力ポインタ１１の値が入力ポインタ
１０の値と等しくなつたときは、入力エリア１６
内のすべてのデータの転送が終了したものとし
て、出力エリア１７内に内容を画像メモリ２３へ
一括転送するとともに、計算機２２は、座標デー
タ入力状態に移る。
第６図のデータ処理を次に説明する。
変換座標点のデータが仮想入力エリア内のデ
ータかどうかチエツクする。エリア内であれば
へ移り、エリア外であれば、へ移る。
ータかどうかチエツクする。エリア内であれば
へ移り、エリア外であれば、へ移る。
出力エリア１７の内容を画像メモリ２３へ一
括転送し、仮想入力エリアを設定する。にす
すむ。
括転送し、仮想入力エリアを設定する。にす
すむ。
変換座標点を出力エリア１７内にベクトルラ
スタ変換する。
スタ変換する。
仮想入力エリアの設定は以下の，の処理で
ある。
ある。
変換座標点をもとにして、仮想入力エリアの
位置を決め、仮想入力エリアパラメーターエリ
ア１５に書き込む。
位置を決め、仮想入力エリアパラメーターエリ
ア１５に書き込む。
仮想入力エリアに対する画像メモリ２３内の
内容を出力エリア１７に一括転送する。変換座
標点を（ｘ，ｙ）とすると、仮想入力エリア
は、第７図に示すように、点（ｘ，ｙ）を中心
とする矩形３０に相当し、矩形３０の左上端点
の座標（x0，y0）、および画像メモリ上の対応
する矩形４０（メモリ４０に相当する）の左上
端のアドレス（X0，Y0）（第８図参照）は、そ
れぞれ次のように定義される。ここで、x0，y0
はワード境界のビツト表示座標値（例えば、１
ワードが８ビツトの場合、x0は０，８，16，24
…離散値となる）、X0，Y0はワード表示座標値
である。
内容を出力エリア１７に一括転送する。変換座
標点を（ｘ，ｙ）とすると、仮想入力エリア
は、第７図に示すように、点（ｘ，ｙ）を中心
とする矩形３０に相当し、矩形３０の左上端点
の座標（x0，y0）、および画像メモリ上の対応
する矩形４０（メモリ４０に相当する）の左上
端のアドレス（X0，Y0）（第８図参照）は、そ
れぞれ次のように定義される。ここで、x0，y0
はワード境界のビツト表示座標値（例えば、１
ワードが８ビツトの場合、x0は０，８，16，24
…離散値となる）、X0，Y0はワード表示座標値
である。
ｌ……仮想入力エリアのタブレツト上の横長さ
（ｌ＝Ｌ×Ｗ）、ｌはＷの倍数（ビツト） ｈ……仮想入力エリアのタブレツト上の縦長さ
（ｈ＝Ｈ）、ｈは２の倍数（ビツト） Ｗ……１ワードのビツト数 xnaxynax……タブレツトのｘ，ｙ座標の最大値
（ビツト） 〔 〕……ガウス記号（〔 〕の内部の値
以下の最大の整数） 一括転送に際しては、処理装置２２は画像メモ
リ内の転送装置に初期データ（XL，Ｌ，X0，Ｙ，
Ｓ，A0）をデータバス５を通して送る。
（ｌ＝Ｌ×Ｗ）、ｌはＷの倍数（ビツト） ｈ……仮想入力エリアのタブレツト上の縦長さ
（ｈ＝Ｈ）、ｈは２の倍数（ビツト） Ｗ……１ワードのビツト数 xnaxynax……タブレツトのｘ，ｙ座標の最大値
（ビツト） 〔 〕……ガウス記号（〔 〕の内部の値
以下の最大の整数） 一括転送に際しては、処理装置２２は画像メモ
リ内の転送装置に初期データ（XL，Ｌ，X0，Ｙ，
Ｓ，A0）をデータバス５を通して送る。
ここに XL：画像メモリ１行当たりの長さ
（ワード） Ｌ：仮想入力エリアの部分画像１行当た
りの長さ（ワード） X0：仮想入力エリアの部分画像の左上
端点のＸ座標（ワード） Y0： 〃 〃 Ｙ 〃（行） Ｓ：XL×Ｈ Ｈ：仮想入力エリアの部分画像の行数
（行） A0：主記憶装置のエリア１７の先頭ア
ドレス（ワード） ベクトルラスタ変換は以下の，の処理であ
る。
（ワード） Ｌ：仮想入力エリアの部分画像１行当た
りの長さ（ワード） X0：仮想入力エリアの部分画像の左上
端点のＸ座標（ワード） Y0： 〃 〃 Ｙ 〃（行） Ｓ：XL×Ｈ Ｈ：仮想入力エリアの部分画像の行数
（行） A0：主記憶装置のエリア１７の先頭ア
ドレス（ワード） ベクトルラスタ変換は以下の，の処理であ
る。
変換座標点に対応する１ビツトを含む１ワー
ドをエリア１７から読み出す。このアドレスを
ＡとするとＡは次式であたえられる。
ドをエリア１７から読み出す。このアドレスを
ＡとするとＡは次式であたえられる。
Ａ＝A0＋（Ｌ×y′＋〔x′／Ｗ〕）〔 〕ガウス記号
ここで A0：エリア１７の先頭アドレス
Ｌ：仮想入力エリアの画面上の横長さ
（ワード） x′＝ｘ−x0：変換座標点仮想エリア内相
対ｘ座標 y′＝ｙ−y0： 〃 〃 ｙ座標 変換座標点に対応する１ビツトを１にして上
記ワードを示すアドレスＡに書き込む。
（ワード） x′＝ｘ−x0：変換座標点仮想エリア内相
対ｘ座標 y′＝ｙ−y0： 〃 〃 ｙ座標 変換座標点に対応する１ビツトを１にして上
記ワードを示すアドレスＡに書き込む。
ここで１にするビツトはMOD（x′／Ｗ）であた
えられる。
えられる。
本方式により、入力エリア１６内の座標データ
をベクトルラスタ変換して、画像メモリ２へラス
タデータを作るのに要する時間は著しく短縮され
た。
をベクトルラスタ変換して、画像メモリ２へラス
タデータを作るのに要する時間は著しく短縮され
た。
本方式をタブレツトによる手書入力装置に適用
した結果、通常の手書きの場合、ストロークとス
トロークの間隔よりベクトル・ラスタ変換時間が
長くなることはなくなつた。これにより、タブレ
ツトによる手書入力装置の操作性の著しい改善が
得られた。
した結果、通常の手書きの場合、ストロークとス
トロークの間隔よりベクトル・ラスタ変換時間が
長くなることはなくなつた。これにより、タブレ
ツトによる手書入力装置の操作性の著しい改善が
得られた。
第１図は従来装置の説明図、第２図、第３図は
本発明の実施例のブロツク線図、第４図は記憶領
域を示す構成図、第５図、第６図は本発明処理の
フロー図、第７図、第８図は本発明の仮想入力の
説明図である。
本発明の実施例のブロツク線図、第４図は記憶領
域を示す構成図、第５図、第６図は本発明処理の
フロー図、第７図、第８図は本発明の仮想入力の
説明図である。
Claims (1)
- １ 画像メモリと、ベクトル座標データを入力す
るための手段と、上記ベクトル座標データを格納
するための第１メモリと、上記第１メモリから順
次にベクトル座標データを読み出す手段と、上記
読み出されたベクトル座標データの値に応じた基
準位置座標をもつ所定サイズのラスタ変換対象エ
リアを設定するための手段、上記読み出されたベ
クトル座標データをラスタデータに変換するため
の手段と、上記ラスタデータを１時的に格納する
ための所定サイズの第２メモリと、上記ラスタ変
換対象エリア内に位置するベクトル座標データに
ついての一連のラスタ変換が終了する都度、上記
第２メモリのデータを上記画像メモリ上の上記ラ
スタ変換対象エリアと対応するエリアに一括して
転送するための手段とからなり、上記ラスタ変換
対象エリア設定手段が上記データ一括転送の都
度、新たなラスタ変換対象エリアを設定すること
を特徴とする二次元座標データの変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231305A JPS60114926A (ja) | 1984-11-05 | 1984-11-05 | 二次元座標データの変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231305A JPS60114926A (ja) | 1984-11-05 | 1984-11-05 | 二次元座標データの変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114926A JPS60114926A (ja) | 1985-06-21 |
| JPH0114608B2 true JPH0114608B2 (ja) | 1989-03-13 |
Family
ID=16921537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231305A Granted JPS60114926A (ja) | 1984-11-05 | 1984-11-05 | 二次元座標データの変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60114926A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62236072A (ja) * | 1986-04-07 | 1987-10-16 | Nec Corp | 電子帳票コメント方式 |
| JPH07122896B2 (ja) * | 1987-12-23 | 1995-12-25 | 富士通株式会社 | 図形表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469932A (en) * | 1977-11-16 | 1979-06-05 | Hitachi Ltd | Terminal controller |
| JPS55105777A (en) * | 1979-02-05 | 1980-08-13 | Sharp Corp | Handwriting input display unit |
-
1984
- 1984-11-05 JP JP59231305A patent/JPS60114926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60114926A (ja) | 1985-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200230A (ja) | グラフィック表示アダプタ | |
| JPS59119438A (ja) | ロケ−タの現在位置を表示する方法 | |
| JPH0355832B2 (ja) | ||
| JPS6330632B2 (ja) | ||
| US4852024A (en) | Picture processing apparatus | |
| US4829454A (en) | Picture processing apparatus | |
| GB2180729A (en) | Direct memory access window display | |
| JPS60114926A (ja) | 二次元座標データの変換装置 | |
| JPS6217236B2 (ja) | ||
| GB2197102A (en) | High resolution character generation | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JP2867482B2 (ja) | 画像処理装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPS63239542A (ja) | 画像メモリ装置および画像処理装置 | |
| JPH02269072A (ja) | 印刷装置 | |
| JPS6262385B2 (ja) | ||
| JP2003091497A (ja) | データ転送装置及びデータ転送方法 | |
| JPS5929908B2 (ja) | 蓄積された点列デ−タの折線近似装置 | |
| JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
| JPH07175919A (ja) | 非圧縮ビットイメージデータの１バイト文字型変数を用 いた縦横変換方法 | |
| JPS63195696A (ja) | 高速描画方法 | |
| JPS6019191A (ja) | 画像情報処理装置 | |
| JPS63255778A (ja) | 画像処理装置 | |
| JPH0721394A (ja) | 図形描画方法 | |
| JPH06110773A (ja) | メモリ制御装置 |