JPH0114611B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマルチプログラミングデータ処理シス
テム、特にプロセス中断（即ち一時停止）時にプ
ロセスの作業パラメータを記憶するために設けら
れた構成に関するものである。

容易に開発、維持可能なシステムを得るため
に、プログラムの制御の組はシステムルーチンと
アプリケーシヨンプログラムに分割されている。
各アプリケーシヨンプログラムはシステムルーチ
ンの監視の元で限定セツトのタスクを処理する。

高速応答時間を必要とするリアルタイム環境に
おいては、いかなるアプリケーシヨンプログラム
でも一時停止して別のプログラムにより緊急なタ
スクの処理を開始させることができる。各アプリ
ケーシヨンプログラムを数回起動させて一連の同
様なタスクを処理することができる。各起動即ち
いわゆるプロセスは共通プログラムからの命令を
実行するが別々の作業データベースを使用してい
る。その結果いかなる数のプロセスも存在でき、
一つは活動中で残りは一時停止しているマルチプ
ログラミングとなる。システムルーチンはプロセ
スと同様に実行することができるが、その中のい
くつかは一時停止もしくは再起動して呼出された
ルーチンとして作動することができる。

高速応答を維持するには大概もしくは全てのシ
ステムルーチンおよびアプリケーシヨンプログラ
ムが高速アクセスメモリ内に永久常駐される。残
りの高速アクセスメモリはプログラムがそのタス
クおよび各プロセスに付随する作業域を実施する
のに必要な永久およびダイナミツクデータを保持
する。あまりひんぱんに使用されないプログラム
および大きくてもあまりアクセスされないフアイ
ルは補助記憶装置に保持して、所望により高速ア
クセスメモリに持ち出すことができる。各プロセ
スにはいわゆるプロセスダンプスタツクが設けら
れ、そこにはプロセスの一時停止時のプロセスの
作業パラメータが記憶される。

このようなシステムは1977年11月付システム技
術第27巻の26〜34頁に記載されたK.J.Hamer―
HodgesおよびG.B.K.Staggの文献“システム250
―制御アプリケーシヨン用故障許容誤差モジユラ
処理システム”に開示されている。このようなシ
ステムでは各プロセスはそれ自体の記憶装置もし
くは周辺領域へアクセスすることを制約されてお
り、そのためいかなる侵害によつても即座にその
プロセスが一時停止されメモリもしくは周辺装置
内での情報の劣化を防止する。活動プロセスが誤
つて他のプロセスのデータベースもしくはその親
命令を保持している記憶領域に書込みを行うと、
この一時停止プロセスの環境が劣化する。再起動
時には不正確なデータやコードに作用して順次他
のプロセスを劣化させることがある。こうして元
の誤りは検出されないとまん延して広範な損害を
生じる。前記文献に記載されたシステムはプロセ
スがそれ自体の命令を修正することをも防止し、
プログラム故障を意味する再入可能共用手順、定
数テーブルの変更、命令に従つたデータの実行お
よびデータに従つた命令の読取りを行う。

各プロセスに確実な環境を生成するために、記
憶保護構成が使用されておりいわゆる“ケーパビ
リテイ”を含んでいる。各プロセスにはその命令
とデータを保持したあるメモリブロツクが割当て
られている。各ブロツクは“ベース”および“リ
ミツト”アドレスと各ブロツクへのアクセスのタ
イプを制約する“アクセス”コードによりサイズ
と位置が定義される。一つのプロセスがこれらの
各記憶領域への許容アクセスを行うケーパビリテ
イを有している。現在使用中の値がハードウエア
ケーパビリテイレジスタ内に保持されており、各
記憶アクセスが侵害に対してチエツクされる。ケ
ーパビリテイハンドリング操作が英国特許第
1329721号および第1410631号に開示されている。
各プロセスにはそのプロセスに割当てられる記憶
ブロツクを定義するポインタテーブルが設けられ
ている。

前記したようにシステム２５０内の各プロセス
にはケーパビリテイ機構により保護されたプロセ
スダンプスタツクが付随している。このダンプス
タツクの機能は(i)一時停止点におけるプロセス状
態に対する記憶装置を提供する。(ii)プロセスの呼
出し手順（即ちサブルーチン）に関する情報をス
タツク（即ちネスト）する。

従つてプロセスダンプスタツクは基本的にマシ
ンレジスタと表示器を含む固定部分および各ネス
トされたルーチン（即ちプロセスもしくはサブル
ーチン）に対して一つのエントリ（即ちリンク）
を有する押下スタツクとして作動する可変記分か
らなつている。典型的に各ネストされたルーチン
のリンク内に記憶された情報は(a)ネストされたル
ーチンへの帰還点に対する相対化された命令アド
レスレジスタと、(b)ネストされたルーチンのコー
ドブロツクに対するケーパビリテイポインタと、
(c)ネストされたルーチンのポインタテーブルに対
するケーパビリテイポインタとを有している。

プロセスダンプスタツクの提供する機能を特に
押下スタツク領域リンクに関して拡張することが
本発明の目的である。

本発明によりマルチプログラミングデータ処理
システムが提供され、各プロセスには、(a)プロセ
スの一時停止時にマシンレジスタと表示器の内容
を記憶する固定部分と、(b)プロセスの実施する各
ネストされたサブルーチンのリンクを記憶する可
変部分とを有するプロセスダンプスタツクが設け
られており、各リンクは(a)ネストされたルーチン
を戻す時にプロセスをそこへ戻す命令アドレス
と、(b)ネストされたルーチンのコードブロツク
と、(c)残りのリンクのサイズと内容を示すリンク
記述子とを含んでいる。

リンク記述子を含んでいるため更に２クラスの
情報を各リンクに記憶することができ、それは即
ち(i)ドメーン変化手順中に保存されるデータおよ
びケーパビリテイレジスタと、(ii)局部記憶セグメ
ント用記述子である。局部記憶セグメント用記述
子は合計チエツク、ベースおよび限界情報を含ん
でいる。ここでベースおよび限界値は局部記憶ス
タツクのベースに関連しており、ダンプスタツク
と同様隠れたケーパビリテイレジスタＣ(L)に引用
される。リンク記述子はIAR語の最上位８ビツト
内に保持されている。これが０であればリンクは
(i)、IAR、(ii)、コードブロツクおよび(iii)、プロセ
スポインタブロツクの３項のみで構成される。主
記述子の最上位ビツトはスタツクされたレジスタ
の存在を示し、最下位７ビツトは生成された局部
記憶ケーパビリテイ番号を示す。

スタツクされたレジスタセツトにはサブルーチ
ンがネストされている時にスタツクされるレジス
タを示す１語記述子が付随されている。

局部記憶装置セグメントのケーパビリテイは(i)
要求局部記憶命令および(ii)、サブセツト局部記憶
命令であるハードウエア命令によつて行われる。

“要求局部記憶”命令により局部記憶セグメン
トが割当てられると、プロセスダンプスタツクに
３語エントリが行われる。このエントリは現在の
手順ネステイングレベルおよびある量のベーシツ
クアクセス情報を示すレベル番号を含んでいる。
ベースおよび限界値は局部記憶スタツクを基準と
しており、そのベースアドレスに関連している。
ケーパビリテイポインタのポインタフイールドは
ダンプスタツクのベースに関してオフセツトであ
る。同様の機構により局部記憶セグメントのサブ
セツトに対するケーパビリテイを構成することが
できる。これは“サブセツト局部記憶”命令によ
つて行われ、これは局部記憶セグメントの所与の
ケーパビリテイに対してそのセグメントのサブセ
ツトを生成し、それに対するケーパビリテイをレ
ジスタへ戻す。ダンプスタツクのエントリはサブ
セツトブロツクとしてマークされ、付随するレベ
ル番号は現在の手順ネステイングレベルに関連し
ている。

局部記憶は明確なハードウエア命令によつて割
当てられるが、エントリが行われたリンクの手順
から戻されると自動的に割当解除される。特定レ
ベルの全てのケーパビリテイはその手順レベルが
戻された時に休止し、これはレジスタのケーパビ
リテイを含む。

各ケーパビリテイに付随するレベル番号の主機
能は非任意伝播制御機構を補強することである。
この制御は付随レベルの低いケーパビリテイ内に
ケーパビリテイが記憶されないことを保証する。
ケーパビリテイが情報の不在もしくは悪い取つて
替えられた（Superceded）情報を引用するのを
防止するのにこの安全機構は重要である。

リンク記述子内の１個の“スタツクされたレジ
スタ”には１語レジスタ記述子が付随されてお
り、これはドメーンスイツチングが生じた時（即
ちルーチンがネストされる時）にスタツクされる
レジスタを示す。このレジスタ記述子は“保証さ
れた呼出し”命令によつて設定され、“リターン”
および“保護されたリターン”命令により使用さ
れてドメーンインターフエイスの自動選択定義を
可能とする。

“保護された呼出し”命令においてデータレジ
スタ（DO）はレジスタ記述子として使用され
る。記述子の２つの機能はどのデータおよびケー
パビリテイレジスタが呼出し期間中に保存され、
どのデータおよびケーパビリテイレジスタがクリ
アされる即ち新しいドメーンに読取られることか
ら保護されるかを示すことである。保存されるレ
ジスタは次にダンプスタツクリンクへロードさ
れ、DOレジスタパターンがそのリンクのレジス
タ記述子へロードされる。

“保護されたリターン”命令においてレジスタ
記述子は呼出しルーチンへ戻つた時にどのレジス
タがクリアされるかを決めるのに使用される。

第１図においてモジユラーデータ処理システム
は(i)数個の処理装置CPU１およびCPU２と、(ii)
数個の記憶モジユラスSTA，STBおよびSTC
と、(iii)集約してPEに示す一群の周辺装置とを含
んでいる。各記憶モジユールおよび各周辺装置に
はアクセスユニツトSAUA，SAUB，SAUCお
よびPAUNが設けられている。

各処理装置には別々の通信経路即ちバスが設け
られている（処理装置CPU１およびCPU２に対
して夫々CB１およびCB２がインターフエイス
BIF１およびBIF２を介して設けられている。）
各バスは全てのアクセスユニツト（SAUA，
SAUB，SAUCおよびPAUN）の個々のポート
上で終止する。全てのアクセスユニツトには入力
ポート上で終止するバス上に加えられるコード化
されたアドレス情報を認識する機能が設けられて
いる。プロセスの処理に使用されるさまざまなセ
グメントは記憶モジユール全体に分布されてお
り、全てのアドレツシング操作はケーパビリテイ
レジスタ保護システムに基いている。

次に第２図において各処理装置CPUはＡデー
タフアイルADFおよびＢデータフアイルBDFを
含んでおり、各々がＡおよびＢケーパビリテイレ
ジスタフアイル（ACA／ＬおよびACB）および
BCF（BCA／ＬおよびBCB）と共に32位置を含
んでいる。ケーパビリテイレジスタは英国特許第
1329721号に開示されたタイプの情報保護構成を
提供するのに使用される。データフアイルADF
およびBDFは各々が８個の汎用レジスタを含む
重複レジスタ構成を提供する。

レジスタの種類 ４種類のレジスタがあり、データレジスタと、
ケーパビリテイポインタレジスタと、ケーパビリ
テイレジスタとインジケータレジスタである、初
めの３種類においていくつかは汎用であり全ての
プログラムに直接アクセスできる。残りは特定機
能に使用する特殊目的レジスタであり、適当なケ
ーパビリテイを処理するプログラムのみにアクセ
スできる。完全なレジスタ構造を第３図および第
４図に示す。

汎用データレジスタ（Ｄ（０）〜Ｄ(7) 各々が24ビツト長のＤ（０）〜Ｄ(7)までの８個
の汎用データレジスタがあり全てのデータ操作を
行う。記憶アドレス形成期間中にこれら７個のレ
ジスタＤ(1)〜Ｄ(7)をアドレス修飾子として使用す
ることができる。レジスタＤ（０）はマスクレジ
スタであり記憶装置に対して１語の一部を転送す
る時所要ビツトの指定に使用することができる。
レジスタＤ（０）は一つの命令から他の命令へパ
ラメータを通すためにも使用される。後者の用途
については後記する。

汎用ケーパビリテイレジスタ（Ｃ（０）〜Ｃ(7)） ケーパビリテイレジスタ（Ｃ（０）〜Ｃ(7)をロ
ードする時、それはベースアドレスとリミツトア
ドレスと記憶ブロツクに対するアクセス権を含ん
でいる。

処理装置はカレントプログラムブロツクに対し
てケーパビリテイを保持するためにケーパビリテ
イレジスタＣ(7)を使用し、Ｃ(7)へ新しいケーパビ
リテイをロードする命令により、ロードされたケ
ーパビリテイが定義するブロツクへ制御を転送す
る。プログラムブロツクから命令が読出されるた
びに処理装置はＣ(7)がその主アクセスフイールド
に設定されたEXECUTE DATAを有すること、
および命令のアドレスがケーパビリテイのベース
およびリミツトアドレス間にあることをチエツク
する。EXECUTE DATAを持たないＣ(7)へケー
パビリテイをロードすると、故障中断が発生して
次に使用される。命令アドレスがベースおよびリ
ミツトの範囲外にある場合にも故障中断が発生す
る。ケーパビリテイレジスタＣ(6)は一般的にドメ
ーンケーパビリテイポインタブロツクを引用する
のに使用されるが、その理由はそれがプロセスダ
ンプスタツク内の各リンクの一部を形成し、呼出
しおよびリターン命令が上書きされるためであ
る。

特殊目的データレジスタ 特殊目的データレジスタを下記に示す。

(1) 命令アドレスレジスタ（IAR） 本レジスタは汎用ケーパビリテイレジスタＣ(7)
が指定するプログラムブロツク内にカレント命令
のアブソリユートアドレスを含んでいる。それは
呼出し、リターンおよびケーパビリテイＣ(7)ロー
ドの各命令により変えられプロセスを変更する命
令により変更される。

２ ウオツチドツクタイマレジスタ（WTR） 本レジスタはプロセスを変更する命令により変
更され、古い値は一時停止したプロセスのプロセ
スダンプスタツク内にたくわえられ、新しい値は
活動プロセスのダンプスタツクからロードされ
る。それは100μsごとに減分される。０に達する
と故障中断が生じる。（第４節参照）従つてそれ
は各プロセスが活動する合計時間を測定する。

３ インタラプトアクセプトレジスタ（IR） 本レジスタは単一ビツト即ちビツト６を含み、
プログラムトラツプを受入れた時に設定される。
（第４節参照） ４ プロセスダンプスタツク押下レジスタ
（DSPPR） 本レジスタはプロセスダンプスタツクのカレン
トトツプを定義するアブソリユートアドレスポイ
ンタを含んでいる。（即ちダンピングに利用でき
る領域内の第１語を指摘する。）それはリターン
呼出し、要求局部記憶、およびサブセツト局部記
憶命令によつて変えられ、変更プロセス命令によ
つて変更される。

５ 故障表示器ダンプレジスタ 最初の故障中断に続いて本レジスタは故障表示
器レジスタの状態を含んでいる。

６ レベル番号（LNR）および局部記憶スタツ
クポインタレジスタ（LSPR） 本レジスタは２部分に分割されている。最上位
８ビツトはプロセスのカレントリンクレベル番号
を含んでいる。それは呼出しおよびリターン命令
により変えられ変更プロセス命令により変更され
る。レジスタの最下位16ビツトは局部記憶スタツ
クのカレントトツプを定義する相対アドレスポイ
ンタ（Ｃ(L)のベースに関する）を含んでいる。
（即ち割当てに利用できる領域内の第１語を指摘
する）それは要求局部記憶、サブセツト局部記憶
およびリターン命令により変えられ変更プロセス
命令により変更される。

７ 局部ケーパビリテイカウント（LCCR）およ
び局部記憶クリアカウントレジスタ（LSCCR） 本レジスタは２部分に分割されている。最上位
８ビツトはカレントリンクレベルで生成される局
部ケーパビリテイ番号のカウントを含んでいる。
それは要求局部記憶およびサブセツト局部記憶命
令により変えられ、呼出し、リターンおよび変更
プロセス命令により変更される。レジスタの最下
位16ビツトは局部記憶クリアカウントを含んでい
る。それは要求局部記憶により変えられ、変更プ
ロセス命令により変更される。

８ データレジスタＤ(A)およびＤ(B) これらのレジスタはプロセツサのいずれの機能
によつても使用されないが、“内部モード”を使
用したデータ命令によりアクセスすることができ
る。インタラプトアクセプトレジスタを除き特殊
目的データレジスタは24ビツト長である。それら
は全て特長命令のみならず“内部モード”を使用
したデータ命令によりアクセスすることができ
る。

特殊目的ケーパビリテイレジスタ ８個の特殊目的ケーパビリテイレジスタがあ
り、処理装置が制御情報へアクセスするのに使用
する。特殊ローデイング命令が供給されないため
それらは“内部モード”へアドレスする能力を持
つたプログラムにより読出し改変できる。

１ ケーパビリテイレジスタＣ(D) 本レジスタは活動プロセスの処理装置ダンプス
タツクに対するベース／リミツトアドレスおよび
アクセスコードを含んでいる。それは変更プロセ
ス命令により変えられ、呼出し、リターン、要求
局部記憶およびサブセツト局部記憶命令により操
作される。

２ ケーパビリテイレジスタＣ(I) 本レジスタは第１語がインターバルタイマ値を
含む記憶ブロツクを定義する。それは経過した絶
対時間を測定し、処理装置により100μsごとに減
分される。０に達するとノーマルインタラプトが
発生する。

３ ケーパビリテイレジスタＣ（C1） 本レジスタはシステムケーパビリテイテーブル
の第１部分を含む記憶ブロツクを定義する。

４ ケーパビリテイレジスタＣ（C2） 本レジスタはシステムケーパビリテイテーブル
の第２部分を含む記憶ブロツクを定義する。

５ ケーパビリテイレジスタＣ（Ｎ） 本レジスタは第１語がノーマルインタラプトプ
ロセスへのエントリを行うケーパビリテイポイン
タを含む記憶ブロツクを定義する。

６ ケーパビリテイレジスタＣ（Ｓ） 本レジスタは故障中断を処理する時に処理装置
が使用する４語記憶ブロツクを定義する。故障シ
ーケンス中にベース語の最上位12ビツトが増分さ
れ、レジスタの残りはパワーアツプに続いて処理
装置によりプリセツトされている。

７ ケーパビリテイレジスタＣ(L) 本レジスタはカレントプロセスの局部記憶スタ
ツクに対する記憶ブロツクを定義する。それは変
更プロセス命令により変更される。

８ ケーパビリテイレジスタＣ（Ｐ） 本レジスタは記憶装置にアクセスする時プログ
ラマインターフエイスにより使用される。

表示器レジスタ 主表示器（第２図および第４図のPIR）、故障
表示器FIR、試験TRおよびヒストリカルHRレ
ジスタの４個の表示器レジスタがある。これらは
処理装置内のさまざまな状態を表示する。これら
は内部モードでのみアクセス可能である。主表示
器レジスタの内容は変更プロセス命令により変更
され、古い値は一時停止プロセスのプロセスダン
プスタツク内に蓄えられ次に新しい値が活動プロ
セスのダンプスタツクからロードされる。

主表示器レジスタ（PIR） 主表示器レジスタは８ビツト長である。０〜２
ビツトは０に等しい。（０ビツト）、０より小さ
い、（１ビツト）、オーバフロー、（２ビツト）の
演算表示器である。これらは過半数の命令の結果
により設定もしくはクリアされる。

４，５ビツトは制御表示器である。

１ 特殊モード（４ビツト）は１命令に対しての
み設定されたままである。設定された場合それ
は対応する汎用ケーパビリテイレジスタの替り
にケーパビリテイのロード命令を特殊目的ケー
パビリテイレジスタへアクセスする。

２ インタフエイス故障抑止（５ビツト）は１命
令に対してのみ設定されたままである。設定さ
れるとそれは故障中断を抑止し、これは通常記
憶装置から取出されたオペランドが処理装置／
記憶装置インターフエイス故障を検出する時に
生じる。

７ビツトは第１試行表示器である。それは故障
中断により設定され処理装置の後続する故障に対
する応答に影響をおよぼす。

８ビツトは抑止割込表示器である。それは設定
された時タイマ割込が生じるのを抑止する。

故障表示器レジスタ（FIR） 故障表示器レジスタは24ビツト長である。どの
ビツトも内部モードアクセスで設定することがで
き、どのビツトもクリアすることができる。下記
事象により設定されると故障中断が生じるが、主
表示器レジスタにインターフエイス故障抑止が設
定されている場合は処理装置／記憶装置インター
フエイス故障が生じる。

０，５，９―11，14ビツトは処理装置／記憶装
置故障を示す。

記憶アクセス後400μs以内に並列バスからのい
ずれかの入力線が論理０に戻つていない場合バス
コラプト（０ビツト）が設定される。

記憶アクセス中にモジユールがアドレスもしく
はデータを受入れできないことを記憶モジユール
が報告するとスレーブタイムアウト（５ビツト）
が設定される。

記憶モジユールが50μs以内に応答しない場合記
憶インターフエイスタイムアウト（９ビツト）が
設定される。

記憶モジユールが前進語（即ち“アドレス”も
しくは“アドレス／データ”）上に発生しCPUに
戻されるパリテイが処理装置の発生するものと等
しくない場合、パリテイ比較故障（10ビツト）が
設定される。

記憶装置から読出される“データ／アドレス”
パリテイが記憶装置からのアドレスおよびデータ
上に処理装置が発生するものと等しくない場合読
出しデータパリテイ故障（11ビツト）が設定され
る。

CPU／記憶装置転送期間中に不当制御コード
を受信したことを記憶モジユールが報告すると不
当制御コード（14ビツト）が設定される。３ビツ
トと奇数パリテイコードが使用される。

２ビツトは割込時間限れ表示器である。それは
間隔タイマー語が０に減分されてから（抑止割込
が設定されていない場合）300mS間割込アクセプ
トレジスタがアクセスされていない場合、もしく
は故障中断300mS後にこの状態が生じていない場
合に設定される。

６―８ビツトおよび18ビツトはケーパビリテイ
故障を示す。アクセス試行に使用したケーパビリ
テイレジスタ内の重複ベースアドレス、リミツト
アドレスもしくはアクセスコードが同一でないと
判つた場合にケーパビリテイ比較故障（６ビツ
ト）が設定される。左へ９ビツト循環した合計チ
エツク語がケーパビリテイレジスタがロードされ
ている場合のベースおよびリミツト値に一致しな
い場合ケーパビリテイ合計チエツク故障（７ビツ
ト）が設定される。

使用するケーパビリテイのベースおよびリミツ
トアドレスが指定する範囲外にアドレスがあるこ
とが判つた場合ケーパビリテイベース／リミツト
侵害（８ビツト）が設定される。

不正転送が試みられるとアクセスフイールド侵
害（８ビツト）が設定される。

12ビツトは不当動作表示器である。それは不当
動作が試みられる場に設定される。

13ビツトは電源故障表示器である。それは給電
限界を越えた時に設定される。

15ビツトはトラツプ故障表示器である。それは
抑止割込が設定されている時にプログラムトラツ
プが生じると設定される。

16ビツトおよび19ビツトはハードウエア故障を
示す。ある内部ハードウエアが故障をチエツクす
ればハードウエア故障１およびハードウエア故障
２が設定される。

17ビツトはウオツチドツクタイマゼロ表示器で
ある。それはウオツチドツクタイマレジスタが０
になると設定される。

20〜23ビツトは故障もしくはトラツプが生じる
時に使用されるケーパビリテイレジスタの８進ア
ドレスへ設定される。

３ビツトおよび４ビツトは“内部モード”を使
用したデータ命令によつてのみ設定／復帰でき
る。

試験レジスタ（TR） 本レジスタは故障検出機構の試験施設を含んで
いる。

ヒストリカルレジスタ（HR） 16個の26ビツトレジスタ群の中の１個のレジス
タを４ビツトアドレスカウンタにより一時にアド
レスできる。これらは故障調査ルーチンに使用す
る第１イン／第１アウト円形待ち行列を構成す
る。

前記レジスタの使用方法を第２図に示すビツト
マルチプレクサBM、演算装置ALU、命令レジ
スタIREG、データインレジスタMDIN、メモリ
アドレスレジスタMAR、データアウトレジスタ
MDOR、Ａ，Ｂケーパビリテイチエツク比較器
ACCおよびBCCと共に、プロセスダンプスタツ
ク内の情報を処理する命令実行時の処理装置の動
作に関して後記する。

プロセスダンプスタツク 各プロセスにはプロセスダンプスタツクが付随
しており、それはプロセス実行時に特殊目的ケー
パビリテイレジスタＣ(D)により定義される記憶ブ
ロツクである。プロセスダンプスタツクは３機能
を有する。

１ 一時停止中にプロセス環境を保存する。

２ 他のサブルーチンの呼出し中にサブルーチン
環境値をスタツクする。

３ 局部記憶スタツク上に割当てられた局部記憶
ブロツクに対する局部ケーパビリテイテーブル
として作用する。

プロセスダンプスタツクは呼出し、要求局部記
憶、サブセツト局部記憶命令および変更プロセス
により更新される。変更プロセス命令はこのよう
な２つのスタツクを含んでいる。典型的なカレン
トプロセスダンプスタツクの内容を第５図に示
す。

プロセスダンプスタツクは固定サイズ領域およ
びスタツク領域を有している。固定領域は一時停
止中のプロセス環境をダンプするのに使用する。
変更プロセスマイクロシーケンス期間中にケーパ
ビリテイポインタレジスタＰ（０）〜Ｐ(5)からの
ケーパビリテイポインタは位置Pd（０）〜Pd(5)へ
ダンプされ、データレジスタＤ（０）〜Ｄ(7)の内
容は位置Dd（０）〜Dd(7)へダンプされる。更に
数個の特殊プロセス値が固定領域へダンプされ
る。これらは押下レジスタ、ウオツチドツクタイ
マ、主表示器レジスタ、レベル番号（LN）およ
び局部記憶スタツクポインタレジスタ（LSSP）
および局部記憶クリアカウントレジスタ
（LSCC）である。ケーパビリテイポインタレジ
スタＰ(6)，Ｐ(7)からのケーパビリテイポインタは
カレント（関連）命令アドレスレジスタおよび局
部ケーパビリテイカウントレジスタと共にスタツ
クへダンプされる。

押下ポインタレジスタは変更プロセス中に押下
ポインタ位置へダンプされてダンプスタツクに最
後に書かれた語（即ち命令アドレス）を指示す
る。プロセスの実行中このレジスタはスタツクの
頂部（即ちスタツク上の次に利用可能な位置）を
指摘する。呼出し中にデータレジスタＤ(1)〜Ｄ(6)
およびケーパビリテイポインタレジスタＰ（０）
〜Ｐ(5)は命令の指定により保存することができ、
この場合記述子値はどのレジスタが次のようにス
タツクされたかを示す。

18〜23ビツト Ｐ（０）〜Ｐ(5) 12〜17ビツト Ｄ(1)〜Ｄ(6) 特定ビツトを１へ設定することはレジスタをス
タツクすることを示す。ケーパビリテイポインタ
レジスタＰ(6)，Ｐ(7)は呼出しにより、次の命令に
対する命令アドレスレジスタ（相対）と共に常に
保存される。IAR語内の最上位ビツトを１に設定
することはレジスタがスタツクされることを示
す。

要求局部記憶命令により局部記憶スタツク上に
局部記憶が割当てられるか、あるいはサブセツト
記憶命令によりサブブロツクが定義される時は常
にプロセスダンプスタツク上に３語エントリーが
行われる。３語エントリーは合計チエツク語、ベ
ース語およびリミツト語からなつている。ベース
語の最下位16ビツトは指定ブロツクの第１位置の
局部記憶スタツクケーパビリテイレジスタＣ(L)の
ベースに関してオフセツトを含んでいる。ベース
語の23ビツトはサブケーパビリテイビツトを含ん
でいる。リミツト語の最下位16ビツトは指定ブロ
ツクの最終位置の局部記憶スタツクケーパビリテ
イレジスタＣ(L)のベースに関してオフセツトを含
んでいる。リミツト語の最下位８ビツトは局部ケ
ーパビリテイテーブルエントリを生成したレベル
番号を含んでいる。合計チエツク語はベース語の
最下位16ビツトをリミツト語の最下位16ビツトに
加えて形成した24ビツトチエツク語を含んでい
る。局部ケーパビリテイテーブルエントリーのフ
オーマツトを第６図に示す。

要求局部記憶命令はサブケーパビリテイビツト
リセツトを有する局部ケーパビリテイテーブルを
生成し、サビセツト局部記憶命令はサブケーパビ
リテイビツトセツトを有する局部ケーパビリテイ
テーブルエントリを生成する。

次に第２図の処理装置がプロセスダンプスタツ
ク内に保持された情報を処理するさまざまな命令
の実行パフオーマンスについて検討する。処理装
置が実行するさまざまな動作は図示しないマイク
ロプログラム制御装置によつて制御されるが、本
技術に習熟した人には第７図〜第１０図のフロー
図により定義される所望動作を例えば各フロー図
ステツプに対して所望制御信号を発生するプログ
ラムROMを使用して説明できることが判るであ
ろう。以下の説明においてさまざまなレジスタか
らレジスタへの転送が生じるが、説明を簡単にす
るため：＝の符号を含む速記法を使用する。この
符号は“となる”ことを定義するものとし、
ALU：＝MDINのステートメントは演算装置
（ALU）がレジスタMDIN内に保持されたデータ
を受け取るものと解釈する。

考慮すべき第１命令は“要求局部記憶”であり
その命令に対するフロー図を第７図に示す。

要求局部記憶命令 第７図の頂部に示す命令語IWはこの命令
（RLS）が記憶モード（Ｓ）で実行され、局部記
憶ブロツクにＭ、Ｃ（Ｘ）の定義する記憶位置内
に保持されたデータで示されるサイズと命令語の
Ａフイールドを割当てることを要求し、その局部
記憶ブロツクに対するケーパビリテイ記述子がケ
ーパビリテイレジスタＣ（Ｎ）にロードされる。
Ｍフイールドはアドレス修飾子として使用するデ
ータレジスタの一つを定義し、Ｃ（Ｘ）フイール
ドは所望記憶位置が保持されているブロツクに対
する記述子を保持している汎用ケーパビリテイレ
ジスタを定義し、Ａ値は所望位置に対するそのブ
ロツクのベースからのオフセツトを定義する。前
の命令サイクル中に命令語IWが記憶装置から第
２図の命令バツフアIBへ読み出され、機能コー
ドおよびレジスタ選定フイールドがマイクロプロ
グラム記憶装置（図示せず）に加えられてこの命
令動作を開始し、それはマイクロプログラム制御
の元で引き続くステツプシーケンスにより実行さ
れる。

ステツプS1LSCC＝０？ 本ステツプにおいて局部記憶クリアカウントレ
ジスタLSCCRがＡフアイル内のマイクロプログ
ラム装置により選定されて演算装置ALUへ供給
され、マイクロプログラム装置は演算装置制御信
号AUCSを０に対してテストすることができる。
それが０であれば局部記憶装置には利用できるス
ペースがない。

ステツプS2―記憶アドレスを読出す 本ステツプにおいて命令語のＡ値が定義する記
憶アドレスは適切な記憶モジユールからデータ入
力レジスタへ読み出される。典型的に本ステツプ
で実行される動作シーケンスは次のとおりであ
る。

ALUd：＝Ｃ（Ｘ）ベース ALUa：＝IREG（Ａ値） ALU Add MAR ：＝ALU 記憶読出し＠MAR MDIN：＝BIN アドレス修正は要求されない（即ちＭ＝０）も
のと仮定する。上記動作は適切な記憶モジユール
からレジスタMDIN内のデータへ読み出される
局部記憶ブロツクサイズ値LSSBを抽出してい
る。

ステツプS3―LSSB＝０？ 本ステツプにおいてステツプS2で読み出され
たデータはALUへ通され、マイクロプログラム
装置によりALUCS信号を使用して０テストされ
る。０であれば故障表示され０でなければステツ
プS4が実行される。

ステツプS4―LSPR＋LSSB−１ 本ステツプにおいて局部記憶スタツクポインタ
レジスタ（LSPR）が読み出されて局部記憶スタ
ツクのカレントトツプ（即ち割当てに利用できる
領域内の第１語）を定義し、ブロツク要求に対す
る最終（即ちリミツト）アドレスがステツプS2
で読み出されたLSSB値から１を減じたものをカ
レントLSPRアドレスに加えることにより算出さ
れる。典型的にシーケンスは次の動作を含んでい
る。

ALUa：＝LSPR ALUb：＝MDIN−１ SAVE ALU LSBリミツト内のステツプS5 本ステツプにおいてステツプS4動作の結果が
テストされて、要求ブロツクが局部記憶領域をオ
ーバランするかどうかが調べられる。これは局部
記憶ケーパビリテイレジスタＣ(L)のリミツト半分
を選択し、それをケーパビリテイ比較器ACCお
よびBCC内のALUからの結果と比較して達成さ
れる。テストが失敗すると故障が発生する。

ステツプ6DSへLSBベースを書込む 本ステツプにおいて現在ダンプスタツクの頂部
を指示しているダンプスタツク押下ポインタレジ
スタDSPPRは、要求局部記憶ブロツクに対する
ベースアドレスが書き込まれるアドレスを定義す
るのに使用される。第５図の“スタツクされたレ
ジスタと生成された局部ケーパビリテイを有する
リンク”を示す領域LK（RS＆LCC）は合計チエ
ツク、ベースおよびリミツトからなる局部記憶ケ
ーパビリテイエントリーを示す。

実行される動作は典型的に次のシーケンスを取
ることができる。

ALU ：＝DSPPR ALU＋１ MAR ：＝ALU DSPPR：＝ALU ALU ：＝LSPR MDOR ：＝ALU 記憶書込み＠MAR ステツプS7〜DSへのLSBリミツトの書込み 本ステツプにおいて要求されている局部記憶ブ
ロツクに対する限界値は次の動作を実行して局部
記憶ケーパビリテイエントリーへ書き込まれる。

ALU ：＝DSPPR ALU＋１ MAR ：＝ALU DSPPR：＝ALU ALU ：＝LSS−１＋LSP MDOR ：＝ALU 記憶書込み＠MAR ステツプ８―DSへLNRを書込む 本ステツプにおいてレベル番号レジスタLNR
の内容はステツプS7においてアドレスされたリ
ミツト語の最上位８ビツトへ次のように書き込ま
れる。

ALU ：＝LNR MDOR：＝ALY 記憶書込み＠MAR ステツプS9―DSへ合計チエツクを書込む 本ステツプにおいて局部記憶ケーパビリテイエ
ントリーに対する合計チエツクが形成されて局部
記憶ケーパビリテイエントリの第１語へ書き込ま
れる。

ALUa：＝DSPPR ALUb：＝LSS−１＋LSP ALU加算 BM右循環 ALU ：＝BM MDOR：＝ALU ALU ：＝DSPPR ALU−２ MAR ：＝ALU 記憶書込み＠MAR ステツプS10―LCCRを増分する 本ステツプにおいて局部ケーパビリテイカウン
トレジスタLCCR内の値が１だけ増分される。典
型的にこれはLCCRレジスタの内容をALUに循
環させALUに＋１動作をさせて達成される。

ステツプS11―LSPRをLSSだけ増分する 本ステツプにおいてステツプS2で読み出され
た局部記憶ブロツクサイズ情報が局部記憶ポイン
タレジスタLSPRのカレント値に加算されて局部
記憶装置内の次のフリー領域へ新しいポインタを
形成する。

ステツプS12―Ｃ（Ｎ）がロードする 本ステツプにおいて前記形成された局部ケーパ
ビリテイ記述子が命令語の“Ｄ”フイールドが定
義するケーパビリテイレジスタへロードされる。
典型的に実行される動作は正規ロードケーパビリ
テイレジスタ動作を含み、２個のCPU間の設計
の違いを考慮すれば英国特許第1329721号に記載
された動作と同様である。

ステツプS13―LSCCRへLSSをロードする 本ステツプにおいてステツプS2で読み出され
た局部記憶サイズ値は局部記憶クリアカウトレジ
スタへ供給され、次にステツプS14，S15，S16が
繰返し実行されて要求された局部記憶ブロツク内
の位置をクリアする。これは局部記憶クリアカウ
ントレジスタを減分して（ステツプS15）Ｃ（Ｎ）
ベース値へ加え、そのように定義された記憶位置
へ０を書き込み（ステツプS16）、局部記憶クリ
アカウント値を０テストして達成される。（ステ
ツプS14） 全ての局部記憶ブロツク位置がクリアされてい
るとLSCCR値は０であり、ステツプS14におい
て命令が出される。

前記より第５図のダンプスタツクリンクLK
（RS＆LCC）内の局部ケーパビリテイエントリー
の定義する局部記憶ブロツクをカレントルーチン
が使用でき、局部記憶ブロツクの生成が局部ケー
パビリテイカウントレジスタLCCR内に記憶され
ていることが判る。

次に“サブセツト局部記憶”命令について検討
し、その命令に対するフロー図を第８図に示す。

サブセツト局部記憶命令 本命令において第８図の頂部に示す命令語はＣ
（Ｘ）、Ａフイールドおよび局部記憶ケーパビリテ
イ記述子がロードされるケーパビリテイレジスタ
により局部記憶ケーパビリテイ記述子に対するケ
ーパビリテイポインタを定義する。命令にはその
最上位12ビツトにオフセツト、その最下位12ビツ
トにサブセツト語サイズ値を保持するデータレジ
スタＤ（０）も入力される。

ステツプSS1―Ｃ（Ｎ）をロードする 本ステツプにおいてＤフイールド（Ｃ（Ｎ））の
指定するケーパビリテイレジスタに、Ｍ，Ｃ，Ａ
フイールドの指定するポインターにより定義され
る局部記憶ケーパビリテイ記述子がロードされ
る。典型的に実行される動作は英国特許第
1329721号で実行される動作に関連しているが、
もちろんCPUの設計は本特許のものとは違つて
いる。

ステツプSS2―LSBOおよびサイズを読取る 本ステツプにおいてオフセツト値およびサイズ
を使用して局部記憶装置内のサブセツトに必要な
領域を定義し、局部記憶ブロツク内のサブセツト
の限界を示すアドレスを定義する。これらの動作
は典型的に次のシーケンスにより達成される。

ALUa0〜11ビツト：＝Ｄ（０）11〜24ビツト ALUb：＝Ｃ（Ｎ）ベース ALU加算 MDOR：＝ALU Ｄ（Ｘ） ：＝ALU ALUa：＝Ｄ（Ｘ） ALUb：＝Ｄ（０）０〜11ビツト ALU加算 ステツプSS3―リミツト内のＳ―SS 本ステツプにおいて最終ALU加算動作により
形成されたリミツトアドレスは、ケーパビリテイ
コード比較器ACCおよびBCCを使用して局部記
憶ケーパビリテイ記述子の限界をテストする。リ
ミツトアドレスが局部記憶ブロツクのサイズ外で
あれば故障が表示され、サイズ内であればステツ
プSS4が実行される。

ステツプSS4―DSへLS―Ｓベースを書込む 本ステツプにおいてオフセツトの追加およびス
テツプSS2中にデータアウトレジスタ内に現在記
憶されている命令Ｄフイールド（即ちＣ（Ｎ））に
より指定されるケーパビリテイレジスタからの相
対ベースの結果は、ダンプスタツクされてサブセ
ツト記述子であることを示すように設定された23
ビツトを有する局部ケーパビリテイエントリのベ
ース語を形成する。典型的にマイクロプログラム
装置により次のシーケンスが実行される。

ALUa：＝DSPPR ALU＋１ MAR ：＝DSPPR 記憶書込み＠MAR ステツプSS5―DSへLS―Ｓリミツトを書込む 本ステツプにおいてサブセツトの局部ケーパビ
リテイ記述子の限界値は次の位置においてダンプ
スタツクへ書き込まれる。

ステツプSS6―DSへLNRを書込む 本ステツプにおいてレベル番号レジスタLNR
内の値はステツプSS5で書込まれたエントリの最
上位８ビツトへ書込まれる。

ステツプSS7―DSへ合計チエツクを書込む 本ステツプにおいてサブセツトブロツクのベー
スアドレスはリミツトアドレスへ加えられその結
果は９ビツト回転され、次にこの語はダンプスタ
ツク押下ポインタレジスタDSPPRの指定するダ
ンプスタツクアドレスへ書込まれ、局部ケーパビ
リテイ記述子の合計エントリーを形成する。

ステツプSS8―Ｃ（Ｎ）のLS―Ｓポインタを形成
する 本ステツプにおいてＣ（Ｎ）フイールドの指定
するケーパビリテイレジスタがアクセスされてリ
ミツト語の最上位９ビツトが抽出され、プロセス
ダンプスタツク押下ポインタレジスタの相対値の
最下位15ビツトを使用してＣ（Ｎ）のポインター
を形成する。

ステツプSS9―DSPPRを増分する；LCCRを増
分する 本ステツプにおいてプロレスダンプスタツク押
下ポインタレジスタDSPPR内容が増分されて最
終形成されたケーパビリテイ記述子のリミツト語
“より下の”ダンプスタツク位置を指示する。最
後に局部ケーパビリテイカウントレジスタLCCR
カウントが１だけ増分されてプロセスの生成する
局部ケーパビリテイ記述子番号を示す。

“要求局部記憶”および“サブセツト局部記
憶”命令の前記説明から、ダンプスタツクのネス
トされたエントリを使用して局部生成ケーパビリ
テイ記述子を保持し、局部ケーパビリテイカウン
トレジスタがルーチン実行中に生成される局部ケ
ーパビリテイ番号を示すことが判る。サブセツト
局部記憶命令の場合にはベースエントリーの23ビ
ツトが“１”としてマークされる。

プロセスダンプスタツクのネストされた領域を
使用して局部ケーパビリテイ記述子テーブルを提
供する他にドメーンスイツチ（即ち他のサブルー
チンの呼出し）が生じる時に保存されるレジスタ
の記憶装置を提供する。含まれている命令は(a)
“保護された呼出し”命令と(b)“保護されたリタ
ーン”命令である。

保護された呼出し命令 本命令の実行により行われる動作のフロー図を
第９図に示す。この命令が入力されるとＤ（０）
はレジスタ記述子を桁上げし、それは(a)最上位12
ビツトにおいてダンプスタツク内に記憶されるレ
ジスタを定義し、(b)最下位12ビツトにおいて空白
とされるレジスタを定義する。典型的に12〜17ビ
ツトのいずれかの１個の１がデタレジスタＤ(1)〜
Ｄ(6)を定義し、18〜23ビツトが記憶されるケーパ
ビリテイレジスタＣ（０）〜Ｃ（Ｓ）のポインター
を定義する。同様に０〜５ビツトのいずれかの１
個の１が空白とされるデータレジスタＤ(1)〜Ｄ(6)
を定義し、６〜11ビツトが空白とされるケーパビ
リテイレジスタを定義する。

ステツプSC1―Ｄ（０）を読出す 本ステツプにおいてレジスタＤ（０）の内容が
読み出され、演算装置状態信号ALUCSを使用し
てマイクロプログラムへ通される。

ステツプSC2―記憶レジスタ；空白レジスタ 本ステツプにおいて保存されるレジスタは第５
図に示すようにALUを介してダンプスタツクの
リンク部内の連続位置における連続記憶書込み動
作上の記憶装置に通される。アドレツシングはレ
ジスタDSPPR内のダンプスタツク押下ポインタ
ーを使用して形成されたアドレスの制御下にあ
る。レジスタの保存が完了ると空白とされるレジ
スタがALU中を循環されALU出力を０とする。

ステツプCS3DSへＤ（０）を書込む ステツプCS3が完了するとダンプスタツク押下
ポインタがスタツクされた最終レジスタの下のエ
ントリを指示する。第５図にこの位置がレジスタ
記述子エントリーを保持するのに使用されること
を示す。DSPPRレジスタを使用してＤ（０）の内
容が書き込まれるダンプスタツクアドレスを定義
する。

ALU ：＝DSPPR MAR ：＝ALU ALU ：＝Ｄ（０） MDOR：＝ALU 記憶書込み＠MAR ALU ：＝DSPPR ALU＋１ DSPPR：＝ALU ステツプCS3において記憶書込み動作が実施さ
れるとダンプスタツク押下ポインタが１だけ増分
され、ステツプCS4，CS5においてＣ(6)，Ｃ(7)の
ポインタを記憶する準備が完了し引き続き押下ポ
インタが増分される。

ステツプCS6DSへIARを書込む 本ステツプにおいてネストされたルーチンの最
終エントリーが準備され、それは０〜15ビツトに
相対化されたIAR値を有し、16〜22ビツトに局部
ケーパビリテイカウントレジスタの値を有し、そ
れはステツプS10の“要求局部記憶”命令および
ステツプSS9の“サブセツト局部記憶”命令の実
施において増分されている。実施される動作は典
型的に次のものである。

ALUa：＝IAR ALUb：＝Ｃ(7)ベース ALU±１ MDOR0〜15ビツト：＝ALU0〜15ビツト ALU ：＝LCCR MDOR16〜22ビツト：＝ALU16〜22ビツト ALUセツト23〜１ビツト MDOR25ビツト：＝ALU23ビツト 記憶書込み＠MAR ALU ：＝DSPPR ALU＋１ DSPPR：＝ALU ステツプCS7C(6)をロードする 本ステツプにおいて呼出されたプロセスのケー
パビリテイポインタテーブルに対するケーパビリ
テイ記述子がケーパビリテイレジスタＣ(6)へロー
ドされる。

ステツプCS8C(6)アクセスOK？ 本ステツプにおいてマイクロプログラム装置が
ステツプCS7でロードされたアクセスコードをチ
エツクする。

ステツプCS9LCRを増分する；LCCRをリセツト
する 本ステツプにおいてレベル番号レジスタLNR
の値はALUに通すことにより１だけ増分され、
レジスタLCCR内の局部ケーパビリテイカウント
値が０へリセツトされる。

ステツプCS10C(7)をロードする 本ステツプにおいてレジスタＣ(6)の定義するプ
ロセスケーパビリテイテーブルを基準とするＡお
よびＭフイールドにより定義されるポインターを
使用して、プログラムブロツクケーパビリテイレ
ジスタＣ(7)がロードされる。

本動作は保護された呼出しに対する機能を完了
し、ネストされたリンクは局部ケーパビリテイ記
述子および保存されたレジスタに対する保存され
たレジスタおよび記述子と共にネストされたルー
チン中に生成された局部ケーパビリテイ記述子を
含んでいる。

最後に呼出されたルーチンの終りに実施され前
にネストされたルーチンへ制御を戻す“保護され
たリターン”命令の実施について検討する。第１
０図に保護された命令に対して実施される動作を
示す。

保護されたリターン命令 第１０図の頂部に示す命令語RLWはそれが直
接モードで動作することを示し、最下位12ビツト
に汎用データＤ(1)〜Ｄ(6)および空白とされるケー
パビリテイレジスタＣ（０）〜Ｃ(5)を示す１パタ
ーンの１を有するＤ（０）が入力される。

ステツプRS1―レジスタを空白とする 本ステツプにおいてレジスタＤ（０）が読み出
されてALUCS信号の調整に使用され、マイクロ
プログラム制御はその内容をALUに循環させる
ことにより空白とされるレジスタを順次選定する
ことができる。

ステツプRS2―DSを読出す 本ステツプにおいてダンプスタツクは１だけ減
分されたダンプスタツク押下ポインターにおいて
アドレスされて記述子／IARリンクエントリをア
ドレスし、情報読出しが内部データレジスタの一
つ例えばＤ(1)へ供給されて、23ビツトをステツプ
RS5でテストしていずれかのレジスタをリンクか
らアンロードする必要があるかどうかを調べる。

ALU ：＝DSPPR ALU−１ MAR ：＝ALU DSPPR：＝ALU 記憶読出し＠MAR MDIN ：＝BII ALU ：＝MDIN Ｄ(1) ：＝ALU ALU ：＝DSPPR ALU−１ MAR ：＝ALU DSPPR：＝ALU ステツプRS3C(7)をロードする；DSPPRを減分
する 本ステツプにおいてＣ(7)のポインターがダンプ
スタツクから読出されてケーパビリテイレジスタ
Ｃ(7)がロードされ、ダンプスタツク押下ポインタ
ーが減分される。

ステツプRS3C(6)をロードする 本ステツプにおいてＣ(6)のポインターがダンプ
スタツクから読出され、ケーパビリテイレジスタ
Ｃ(6)がロードされる。

ステツプRS5レジスタ記述子23ビツトは１か？ 本ステツプにおいて前記ステツプRS2でロード
されたレジスタＤ(1)の23ビツトがテストされる。
それが０ならば第５図にリンクLK（０）で示すダ
ンプスタツクリンクからアンロードされるレジス
タは無く、ステツプRS6，RS7，RS8は無視され
る。テストされたビツトが１であればこれらのス
テツプが実施されてスタツクされたレジスタをリ
ンクからアンロードする。

ステツプRS6DSPPRを減分する；REG記述子を
読出す 本ステツプにおいてリンク内の次のエントリが
読出されそれは第５図に示すようにレジスタ記述
子であり、この記述子はステツプRS7においてス
タツクされたデータとケーパビリテイレジスタの
アンローデイング制御に使用される。

ステツプRS7DSPPRを（LCC×３）だけ減分す
る 本ステツプはダンプスタツク押下ポインターを
調整して局部ケーパビリテイ記述子がある場合そ
のアンローデイング準備完了する。

ステツプRS9LCC×３＝０か それが０であれば第５図にLK（RS）で示すよ
うなリンク内に局部ケーパビリテイ記述子がな
い。テストされた値が０でなければステツプ
RS10等が実施されて“ネストされない”ルーチ
ンが生成するケーパビリテイ記述子の第１サブセ
ツトのベーースアドレスへ局部記憶ポインターを
設定する。

ステツプRS10―DSPPRを保存する；DSPPRを
増分する；LSCCRにLCC×３をロードする 本ステツプにおいてレジスタDSPPR内のダン
プスタツク押下ポインタは後の使用に保存され、
典型的にそれはステツプRS6，RS7，RS8中にロ
ードされないデータレジスタの１個に保持され
る。更に局部記憶ケーパビリテイカウントレジス
タLCCRにはこのプロセスで生成される局部ケー
パビリテイ番号を定義する局部ケーパビリテイカ
ウントがロードされる。

ステツプRS11―ISLSCCR＝０？ 本ステツプにおいて局部ケーパビリテイカウン
トをテストしてそれが０かどうかを調べる。明ら
かにこの時点において局部ケーパビリテイカウン
トは０ではない。

ステツプRS12ベースエントリーを読出す 本ステツプにおいてステツプRS10で定義され
る位置においてダンプスタツクリンクエントリが
読出され、この語の最上位ビツトをテストしてそ
れがサブセツト局部ケーパビリテイベースエント
リーかどうかを調べることができる。

ステツプRS13―23ビツト＝０か 本ステツプにおいて最終ステツプで読出したダ
ンプスタツクエントリーをテストし、それが23ビ
ツトが“１”であることにより示される局部ケー
パビリテイ記述子ベースエントリーであるかどう
かを調べる。23ビツトが“１”であればステツプ
RS14が実施される。

ステツプRS14―LCCRを減分する；DSPPRを３
だけ増分する 本ステツプにおいてレジスタLCCR内の局部ケ
ーパビリテイカウントが１だけ減分され、ダンプ
スタツクポインターレジスタが３だけ調整されて
１がある場合次の局部サブセツトケーパビリテイ
ポインターのベースエントリーを指示する。次に
ステツプRS11，RS12，RS13が実施されてもう
一つの局部ケーパビリテイ記述子があるかどうか
（ステツプRS11）またそれが戻されたプロセスの
実行により生成されたものかどうかを調べる。
（ステツプRS12，RS11） 局部サブセツトケーパビリテイ記述子が全く生
成されない場合、ステツプRS16が実施されてダ
ンプスタツク押下ポインタ値をアンロードされて
いるダンプスタツクリンクの開始点に設定し、こ
の領域を次の“呼出し”命令で再使用することが
できる。ルーチンのパラメータに戻るアンスタツ
キング中に局部サブセツトケーパビリテイ記述子
が見つかつているとステツプRS15が実施されて、
ステツプRS16を実施する前に局部記憶ポインタ
―レジスタLSPRをそのエントリーのベース値に
設定する。

ステツプRS14―LNRを減分する；LCCRを０と
する 本ステツプにおいてリターン命令が制御を高レ
ベルサブルーチンへ戻し、ステツプRS11，
RS12，RS13，RS14を含むループ内で使用する
局部ケーパビリテイカウントレジスタLCCRが０
に回復するとレベル番号レジスタLNRが１だけ
減分される。

ステツプRS18―LDSをチエツクする 本ステツプにおいてケーパビリテイレジスタＣ
（０）〜Ｃ(5)の８個の汎用ケーパビリテイポイン
ターの局部記憶ケーパビリテイアクセスコードが
チエツクされる。相対プロセスダンプスタツク押
下ポインター値に等しいかあるいはそれより大き
いオフセツト値を有するものが見い出されると、
対応するケーパビリテイレジスタが空白とされ
る。

ステツプRS19―IARをロードする 本ステツプにおいてステツプRS2に記憶された
相対化されたIAR値を使用して戻されたルーチン
の実IAR値を形成する。

上記より保護されたリターン命令はダンプスタ
ツクリンクから低位サブルーチンへの呼出しがな
された場合を除き全てのスタツクされたレジスタ
を除去し、レベル番号レジスタLNRを次の高レ
ベルに設定してダンプスタツクおよび局部記憶ポ
インターレジスタを次の高位サブルーチンへ戻す
前に調整する。

結 論 前記説明からダンプスタツクを使用してサブル
ーチンをネストし、各リンクはケーパビリテイレ
ジスタＣ(6)，Ｃ(7)のポインターを保持しており
（即ちプロセスケーパビリテイテーブルとプロセ
スプログラムコードブロツク）、ルーチン中に生
成された局部記憶ブロツクの局部記憶ケーパビリ
テイ記述子と共にネストされたルーチンからの相
対化されたアドレス値が汎用レジスタおよび汎用
ケーパビリテイレジスタのポインターの選定と共
にネストされていることが判る。各リンクに保持
された情報は生成された局部ケーパビリテイ記述
子番号およびスタツクされたレジスタを示す記述
子により修飾される。CPU内に組入れられて増
強されたダンプスタツク機構を取り扱う命令は
(i)、局部記憶ブロツクを区画してそれらにケーパ
ビリテイ記述子を割当て、局部記憶ブロツクを要
求するサブルーチンに関するダンプスタツクのリ
ンク領域内に記述子を記憶する要求局部記憶およ
びサブセツト局部記憶命令および(ii)、夫々サブル
ーチンにネストされたリンク内の選定レジスタ内
容のスタツキングおよびアンスタツキングをネス
トおよびアンネストする保護呼出しおよびリター
ン命令である。また局部記憶装置には明確な命令
が割当てられるが、局部記憶ケーパビリテイ記述
子エントリーが行われるリンクを有するサブルー
チンからリターンが行われるとそれは自動的に割
当解除される。こうして手順レベルが戻されると
特定レベルの全ケーパビリテイが休止し、これに
はレジスターのケーパビリテイも含まれる。各局
部記憶ケーパビリテイエントリーを付随するレベ
ル番号は非任意伝播制御機構を増強する。本機構
は低位サブルーチンでケーパビリテイ記述子を記
憶および使用できないことを保証する。この安全
機構はケーパビリテイ記述子の不在参照が行われ
ないことや高位サブルーチンへ戻つた後の劣化情
報を防止するのに重要である。

【図面の簡単な説明】

第１図は本発明の一実施例に使用する典型的な
マルチプロセツサシステムのブロツク図、第２図
は本発明の実施例での使用に適した典型的なプロ
セツサユニツトのブロツク図、第３図はプロセツ
サユニツト内のレジスタフアイル内に保持された
汎用レジスタ、第４図はプロセツサユニツト内の
特殊目的レジスタおよび表示器レジスタ、第５図
は典型的なダンプスタツク、第６図は局部ケーパ
ビリテイフオーマツト、第７図は要求局部記憶命
令のフロー図、第８図はサブセツト局部記憶命令
のフロー図、第９図は保護された呼出命令のフロ
ー図、第１０図は保護されたリターン命令のフロ
ー図である。 参照符号の説明、CPU１，CPU２…処理装置、
STA，STB，STC…記憶モジエラス、PE…周辺
装置、SAUA，SAUB，SAUC，PAUN…アク
セスユニツト、BIF１，BIF２…インターフエイ
ス、ADF，BDF…データフアイル、ACF，BCF
…ケーパビリテイレジスタフアイル。

Claims (1)

1. 【特許請求の範囲】 １ マルチユーザデータ処理装置であつて、ネス
   トされたサブルーチンを実行する複数のプロセス
   を実行するプロセツサモジユールを備え、前記複
   数のプロセスの各々にはプロセスが中止した場合
   にマシンレジスタ及び表示器の内容の記憶のため
   の固定領域の記憶素子およびプロセスにより実行
   される各ネストされたサブルーチンのリンクを記
   憶する可変領域の記憶素子を有する別々のプロセ
   スダンプスタツクが設けられており、各リンクは
   (i)ネストされたサブルーチンが再開されるときに
   プロセスがそこに戻るべき命令アドレスと、(ii)ネ
   ストされたサブルーチンのコードブロツクへのポ
   インタであつて前記コードブロツクはネストされ
   たサブルーチンの命令を定義する前記ポインタと
   を含み、前記プロセスは局部記憶要求命令を発生
   することができる前記マルチユーザデータ処理装
   置において、プロセスダンプスタツクの前記可変
   領域の記憶素子のリンクにおける前記局部記憶要
   求命令を実行するために前記プロセツサモジユー
   ルに装置が設けられ、リンク及び複数の局部記憶
   セグメントに分割される局部記憶領域のブロツク
   の残りのサイズ及び内容を定義する表示器が設け
   られ、前記局部記憶セグメントは前記局部記憶要
   求命令の実行の間に中止された場合に前記のネス
   トされたサブルーチンに関係する情報の局部記憶
   に用いられ、前記プロセツサモジユールは局部記
   憶スタツクポインタレジスタ及び局部記憶クリア
   カウントレジスタとを備え、前記局部記憶スタツ
   クポインタレジスタは局部セグメント内の空き領
   域の開始アドレスを含み、前記局部記憶クリアカ
   ウントレジスタは記憶用に空いている局部記憶ブ
   ロツクの領域の利用し得るサイズを含み、前記局
   部記憶スタツクポインタレジスタの内容及び前記
   局部記憶クリアカウントレジスタの内容は前記プ
   ロセツサモジユールにより変えられ、前記局部記
   憶スタツクポインタレジスタ及び前記局部記憶ク
   リアカウントレジスタは前記局部記憶要求命令の
   実行の間の前記局部記憶セグメントの割当てによ
   り影響され、前記プロセツサモジユールは更に前
   記局部記憶スタツクポインタレジスタと前記局部
   記憶クリアカウントレジスタにアクセスする装置
   を含みかつ前記局部記憶要求命令の実行の間にプ
   ロセスダンプスタツクの可変部分への記憶のため
   の局部ケーパビリテイ記述子情報を発生する装置
   を含むことを特徴とするマルチユーザ処理装置。 ２ 特許請求の範囲第１項記載のマルチユーザ処
   理装置において、局部記憶要求命令は、プロセツ
   サモジユールにより行われているプロセスに割当
   てられた局部記憶のブロツクにより占有されるデ
   ータ処理装置の記憶の領域を示す情報を含むプロ
   セツサモジユールの局部記憶ケーパビリテイレジ
   スタを使用するマルチユーザ処理装置。 ３ 特許請求の範囲第２項記載のマルチユーザ処
   理装置において、リンクの記述子はサブルーチン
   の実行の間に生成された局部記憶セグメントの数
   を示す情報を含むマルチユーザ処理装置。 ４ 特許請求の範囲第２項記載のマルチユーザ処
   理装置において、リンクの記述子は、マークされ
   た場合に、リンクがプロセツサモジユールの少な
   くとも１つの汎用データおよびケーパビリテイレ
   ジスタの内容を記憶する記憶位置を含むことを示
   す標識を含むマルチユーザ処理装置。 ５ 特許請求の範囲第４項記載のマルチユーザ処
   理装置において、リンクは汎用データとリンクに
   記憶されたケーパビリテイレジスタの内容との一
   致を示すレジスタスタツクされた記述子を含むマ
   ルチユーザ処理装置。 ６ 特許請求の範囲第２項記載のマルチユーザ処
   理装置において、プロセツサモジユールは局部記
   憶セグメントをより小さなサブセツトに分離する
   ことを制御するサブセツト局部記憶命令を含み、
   該サブセツト局部記憶命令の動作は少なくとも１
   つのフラグビツトでリンク内のエントリーの部分
   をマークしてエントリーが局部記憶セグメントの
   サブセツトに関連することを示す段階を有するマ
   ルチユーザ処理装置。 ７ 特許請求の範囲第６項に記載のマルチユーザ
   処理装置であつて、局部記憶要求命令またはサブ
   セツト局部記憶命令により生成される各エントリ
   ーは局部記憶セグメントまたはサブセツトが生成
   されたときに行われているサブルーチンに割当て
   られているレベル数を記憶する、マルチユーザデ
   ータ処理装置。