JPH059814B2 - - Google Patents
Info
- Publication number
- JPH059814B2 JPH059814B2 JP58120523A JP12052383A JPH059814B2 JP H059814 B2 JPH059814 B2 JP H059814B2 JP 58120523 A JP58120523 A JP 58120523A JP 12052383 A JP12052383 A JP 12052383A JP H059814 B2 JPH059814 B2 JP H059814B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- register
- value
- program
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピユータなどの計算機シ
ステムにおける演算処理装置の動作モード表示を
目的とした動作モード表示装置に関するものであ
る。
ステムにおける演算処理装置の動作モード表示を
目的とした動作モード表示装置に関するものであ
る。
従来例の構成とその問題点
マイクロコンピユータの発展に伴い、マイクロ
コンピユータシステムも大型化し、処理内容も以
前のミニコンピユータに匹敵する程度のものが要
求・実現されるようになつてきている。システム
の規模が小さい間はすべてを利用者管理にするこ
とが可能であつたが、規模が大型化するに従い利
用者プログラムや周辺機器、主記憶などの資源を
管理し、より効率よく演算処理装置を稼働させる
ように制御する制御プログラムというものを導入
し、利用者管理を大幅に削減していくことが望ま
れる。この場合、利用者プログラムと制御プログ
ラムとはその処理内容の性格上扱える資源という
ものが厳然と区別される。この点を入出力管理と
いう側面を例にとつて説明する。
コンピユータシステムも大型化し、処理内容も以
前のミニコンピユータに匹敵する程度のものが要
求・実現されるようになつてきている。システム
の規模が小さい間はすべてを利用者管理にするこ
とが可能であつたが、規模が大型化するに従い利
用者プログラムや周辺機器、主記憶などの資源を
管理し、より効率よく演算処理装置を稼働させる
ように制御する制御プログラムというものを導入
し、利用者管理を大幅に削減していくことが望ま
れる。この場合、利用者プログラムと制御プログ
ラムとはその処理内容の性格上扱える資源という
ものが厳然と区別される。この点を入出力管理と
いう側面を例にとつて説明する。
計算機システムの持つ代表的な入出力装置とし
ては二次記憶装置がある。二次記憶装置上には、
プログラムやデータがフアイルという形で保持さ
れており、それらはシステムで定義された一定の
形式に従つて記録されている。この一定の形式と
いうものは利用者が管理するのではなく制御プロ
グラムが管理し、利用者はフアイルの形式という
ものを知らなくても良いようになつている。した
がつて、二次記憶装置への入出力は、利用者プロ
グラムからは直接には行えず、必ず制御プログラ
ムを仲介するように構成しなければならない。つ
まり、利用者プログラム実行中は入出力装置への
アクセスを禁止または無効にし、制御プログラム
実行中のみ入出力装置へのアクセスが許されるよ
うにハードウエア装置の制御を切換えることが必
要になる。
ては二次記憶装置がある。二次記憶装置上には、
プログラムやデータがフアイルという形で保持さ
れており、それらはシステムで定義された一定の
形式に従つて記録されている。この一定の形式と
いうものは利用者が管理するのではなく制御プロ
グラムが管理し、利用者はフアイルの形式という
ものを知らなくても良いようになつている。した
がつて、二次記憶装置への入出力は、利用者プロ
グラムからは直接には行えず、必ず制御プログラ
ムを仲介するように構成しなければならない。つ
まり、利用者プログラム実行中は入出力装置への
アクセスを禁止または無効にし、制御プログラム
実行中のみ入出力装置へのアクセスが許されるよ
うにハードウエア装置の制御を切換えることが必
要になる。
このように、ハードウエア装置の切換を指示す
るために、動作中のプログラムが特権プログラム
(制御プログラム)が非特権プログラム(利用者
プログラム)かを表示する動作モード表示装置と
いうものが必要になる。この動作モード表示とい
う機能はミニコンピユータ以上においては演算処
理装置自体が持つているが、現存し広範囲で使用
されているマイクロプロセツサには設計上の思想
またはLSI化のためのピン数制限のために、動作
モード表示機能を持つていないので、高機能マイ
クロプロセツサシステムを構築する上での大きな
障害となつている。また、この動作モードの変更
によるハードウエアの切換は、プログラムの特
権、非特権という性格上、プログラムの分岐(動
作モードの変更)と同時にハードウエア的に行な
わなければならない。また特権モードなるものが
複数種類存在する場合もある。
るために、動作中のプログラムが特権プログラム
(制御プログラム)が非特権プログラム(利用者
プログラム)かを表示する動作モード表示装置と
いうものが必要になる。この動作モード表示とい
う機能はミニコンピユータ以上においては演算処
理装置自体が持つているが、現存し広範囲で使用
されているマイクロプロセツサには設計上の思想
またはLSI化のためのピン数制限のために、動作
モード表示機能を持つていないので、高機能マイ
クロプロセツサシステムを構築する上での大きな
障害となつている。また、この動作モードの変更
によるハードウエアの切換は、プログラムの特
権、非特権という性格上、プログラムの分岐(動
作モードの変更)と同時にハードウエア的に行な
わなければならない。また特権モードなるものが
複数種類存在する場合もある。
発明の目的
本発明は上記のように、演算処理装置自体に動
作モード表示機能のないシステムにおける、動作
モード表示装置を提供することを目的とする。
作モード表示機能のないシステムにおける、動作
モード表示装置を提供することを目的とする。
発明の構成
本発明は、モードレジスタと、モード切換番地
レジスタと、設定モード値レジスタと、モード退
避レジスタと、モード復帰レジスタとモード復帰
遅延値レジスタを備え演算処理装置がモード切換
番地レジスタに示される内容と同じ番地を命令コ
ード読み込みサイクルとしてアクセスした時にモ
ードレジスタの内容をモード退避レジスタに格納
し、格納後設定モード値レジスタの内容をモード
レジスタに格納して動作モード値を変更し、モー
ド復帰番地レジスタに示される内容と同じ番地を
命令コード読み込みサイクルとしてアクセスして
からモード復帰遅延値レジスタの値に示される動
作サイクル目にモード退避レジスタの内容をモー
ドレジスタに復帰格納することにより、動作モー
ドを表示するものである。
レジスタと、設定モード値レジスタと、モード退
避レジスタと、モード復帰レジスタとモード復帰
遅延値レジスタを備え演算処理装置がモード切換
番地レジスタに示される内容と同じ番地を命令コ
ード読み込みサイクルとしてアクセスした時にモ
ードレジスタの内容をモード退避レジスタに格納
し、格納後設定モード値レジスタの内容をモード
レジスタに格納して動作モード値を変更し、モー
ド復帰番地レジスタに示される内容と同じ番地を
命令コード読み込みサイクルとしてアクセスして
からモード復帰遅延値レジスタの値に示される動
作サイクル目にモード退避レジスタの内容をモー
ドレジスタに復帰格納することにより、動作モー
ドを表示するものである。
実施例の説明
第1図は本発明における動作モード表示装置の
一実施例を示すものである。第1図において、1
は演算処理装置、2は主記憶装置、12はデータ
母線、13はアドレス母線である。3はモード切
換番地レジスタ、4は設定モード値レジスタ、6
はモード復帰番地レジスタ、14は演算処理装置
1が主記憶装置2を命令コード読み込みサイクル
としてアクセスしていることを示す命令読み込み
状態表示信号線(以下、フエツチ信号と記す)、
10はモードレジスタ、11はモード退避レジス
タ、5は第1の制御部である制御部A,30は第
2の制御部である制御部B,7はモード復帰遅延
値レジスタ、8は副制御部B,9はモード復帰遅
延カウンタ部である。ここでは説明上制御部A5
とモード切換番地レジスタ3、設定モード値レジ
スタ4の対および制御部B30内に存在する副制
御部B8、復帰遅延値レジスタ7とモード復帰番
地レジスタ6の対はそれぞれ一組とする。
一実施例を示すものである。第1図において、1
は演算処理装置、2は主記憶装置、12はデータ
母線、13はアドレス母線である。3はモード切
換番地レジスタ、4は設定モード値レジスタ、6
はモード復帰番地レジスタ、14は演算処理装置
1が主記憶装置2を命令コード読み込みサイクル
としてアクセスしていることを示す命令読み込み
状態表示信号線(以下、フエツチ信号と記す)、
10はモードレジスタ、11はモード退避レジス
タ、5は第1の制御部である制御部A,30は第
2の制御部である制御部B,7はモード復帰遅延
値レジスタ、8は副制御部B,9はモード復帰遅
延カウンタ部である。ここでは説明上制御部A5
とモード切換番地レジスタ3、設定モード値レジ
スタ4の対および制御部B30内に存在する副制
御部B8、復帰遅延値レジスタ7とモード復帰番
地レジスタ6の対はそれぞれ一組とする。
今、演算処理装置1はモードM1での実行が許
されているプログラムP1を実行中であり、モー
ドM2での実行が許されているプログラムP2に
分岐し、プログラムP2の処理終了後再びプログ
ラムP1に復帰しモードM1での処理を続行する
場合を考える。
されているプログラムP1を実行中であり、モー
ドM2での実行が許されているプログラムP2に
分岐し、プログラムP2の処理終了後再びプログ
ラムP1に復帰しモードM1での処理を続行する
場合を考える。
現実行中のプログラムP1はモードM1での実
行が許されているので、プログラムP1の実行が
開始されると同時にモードレジスタ10には動作
モードがM1であることを表示するためにモード
M1という値が格納されている。モード切換番地
レジスタ3にはプログラムP2の実行開始番地
を、設定モード値レジスタ4にはプログラムP2
の実行が許されているモード値M2を、モード復
帰番地レジスタ6にはプログラムP2の処理終了
後元のプログラムに復帰する命令の格納されてい
る番地を、モード復帰遅延値レジスタ7にはプロ
グラムP2からの復帰命令実行後のN回目の命令
コード読み込みサイクルで動作モードを復帰する
ことを指示するためにNという値が、それぞれに
図示されていない手段で予め設定されている。ま
た演算処理装置1は図示されていない手段でモー
ド退避レジスタ11の内容を読み書きできるもの
とする。
行が許されているので、プログラムP1の実行が
開始されると同時にモードレジスタ10には動作
モードがM1であることを表示するためにモード
M1という値が格納されている。モード切換番地
レジスタ3にはプログラムP2の実行開始番地
を、設定モード値レジスタ4にはプログラムP2
の実行が許されているモード値M2を、モード復
帰番地レジスタ6にはプログラムP2の処理終了
後元のプログラムに復帰する命令の格納されてい
る番地を、モード復帰遅延値レジスタ7にはプロ
グラムP2からの復帰命令実行後のN回目の命令
コード読み込みサイクルで動作モードを復帰する
ことを指示するためにNという値が、それぞれに
図示されていない手段で予め設定されている。ま
た演算処理装置1は図示されていない手段でモー
ド退避レジスタ11の内容を読み書きできるもの
とする。
モード復帰遅延値レジスタ7に設定される値N
は、演算処理装置1が復帰命令を実行する際に出
力するフエツチ信号の数に等しくすればよい。復
帰命令がオペランドを持たないときは、1度だけ
フエツチ信号を出すので、N=1とする。オペラ
ンドを持つときは、フエツチ信号を複数回出すの
で、Nはその数に等しくする。
は、演算処理装置1が復帰命令を実行する際に出
力するフエツチ信号の数に等しくすればよい。復
帰命令がオペランドを持たないときは、1度だけ
フエツチ信号を出すので、N=1とする。オペラ
ンドを持つときは、フエツチ信号を複数回出すの
で、Nはその数に等しくする。
制御部A5はフエツチ信号線14が“1”の時
にアドレス母線13の値とモード切換番地レジス
タ3の内容を比較し一致していれば一致検出信号
をモード切換信号線15に出力し、モードレジス
タ10の内容をモード表示信号線21を介してモ
ード退避レジスタ11に転送し設定モード値レジ
スタ4の内容を設定モードデータ線20を介して
モードレジスタ10に転送する。
にアドレス母線13の値とモード切換番地レジス
タ3の内容を比較し一致していれば一致検出信号
をモード切換信号線15に出力し、モードレジス
タ10の内容をモード表示信号線21を介してモ
ード退避レジスタ11に転送し設定モード値レジ
スタ4の内容を設定モードデータ線20を介して
モードレジスタ10に転送する。
副制御部B8はフエツチ信号線14が“1”の
時にアドレス母線13の値とモード復帰番地レジ
スタ6の内容を比較し一致していれば一致検出信
号をモード復帰検出信号線16に出力し、モード
復帰遅延値レジスタ7の内容を復帰遅延データ線
23を介してモード復帰遅延カウンタ部9に転送
する。
時にアドレス母線13の値とモード復帰番地レジ
スタ6の内容を比較し一致していれば一致検出信
号をモード復帰検出信号線16に出力し、モード
復帰遅延値レジスタ7の内容を復帰遅延データ線
23を介してモード復帰遅延カウンタ部9に転送
する。
モード復帰遅延カウンタ部9はモード復帰検出
信号線16の値が“1”から“0”に変わる時
(立下がり時)に同期して復帰遅延データ線23
の示す値に初期設定され、フエツチ信号線14の
立下がり時に同期して値が1ずつ減ぜられ、カウ
ンタの値が1の期間に生じるフエツチ信号14の
値をモード復帰信号線17に伝え、モード復帰信
号線17の値が“1”となる時に同期してモード
退避レジスタ11の内容をモード復帰データ線2
2を介してモードレジスタ10に転送する。また
カウンタの値が0になるとモード復帰遅延カウン
タ部9の動作は停止する。
信号線16の値が“1”から“0”に変わる時
(立下がり時)に同期して復帰遅延データ線23
の示す値に初期設定され、フエツチ信号線14の
立下がり時に同期して値が1ずつ減ぜられ、カウ
ンタの値が1の期間に生じるフエツチ信号14の
値をモード復帰信号線17に伝え、モード復帰信
号線17の値が“1”となる時に同期してモード
退避レジスタ11の内容をモード復帰データ線2
2を介してモードレジスタ10に転送する。また
カウンタの値が0になるとモード復帰遅延カウン
タ部9の動作は停止する。
第2図は、モード復帰遅延カウンタ部9の動作
を示すタイミング図である。副制御部B8は、復
帰命令が実行されることを検出し、モード復帰検
出信号線16に“1”を出すともに、モード復帰
遅延値レジスタ7の値Nを復帰遅延データ線23
に出力する。モード復帰遅延カウンタ部9は、モ
ード復帰検出信号線16の立下がりで復帰遅延デ
ータ線23の値をカウンタに取り込み、カウンタ
の値はNを示す。このカウンタは、フエツチ信号
線14の立ち下がりに同期して、1ずつ減じら
れ、値が0になつたとき減数動作を停止する。モ
ード復帰遅延カウンタ部9は、カウンタの値が1
になると、復帰命令の動作完了を予測し、カウン
タの値が1を示している期間に入力されたフエツ
チ信号つまり復帰命令の次の命令の読み込みに同
期してモード復帰信号線17に“1”を出力す
る。
を示すタイミング図である。副制御部B8は、復
帰命令が実行されることを検出し、モード復帰検
出信号線16に“1”を出すともに、モード復帰
遅延値レジスタ7の値Nを復帰遅延データ線23
に出力する。モード復帰遅延カウンタ部9は、モ
ード復帰検出信号線16の立下がりで復帰遅延デ
ータ線23の値をカウンタに取り込み、カウンタ
の値はNを示す。このカウンタは、フエツチ信号
線14の立ち下がりに同期して、1ずつ減じら
れ、値が0になつたとき減数動作を停止する。モ
ード復帰遅延カウンタ部9は、カウンタの値が1
になると、復帰命令の動作完了を予測し、カウン
タの値が1を示している期間に入力されたフエツ
チ信号つまり復帰命令の次の命令の読み込みに同
期してモード復帰信号線17に“1”を出力す
る。
モード復帰遅延カウンタ部9の作用について説
明を加える。第3図に動作モードM1での実行が
許されているプログラムP1から動作モードM2
での実行が許されているプログラムP2に分岐し
プログラムP2での処理終了後プログラムP1に
復帰する場合の模式図を示す。ここで動作モード
値とプログラムの実行許可モードとの関係につい
て考えると、プログラムPiが動作モード値Miで
の実行が許されるということは、プログラムPiが
動作中は動作モード値Miの値が保証されなけれ
ばならない(i=1.2)。プログラムP1からプロ
グラムP2に分岐時は前述の制御部Aの働きによ
り、プログラムP1と動作モード値M1、プログ
ラムP2と動作モード値M2の対応が保証され
る。プログラムP2からプログラムP1への復帰
は、プログラムP1からプログラムP2への分岐
時以上に工夫が必要である。つまり、プログラム
P1からプログラムP2への分岐時と同様に、プ
ログラムP2が復帰命令をフエツチした時に動作
モード値をM1にもどすと、プログラムP2が復
帰命令実行中であるにもかかわらず動作モード値
がM1となり、プログラムP2と動作モード値M
2の対応が保証できなくなる。従つて、プログラ
ムP2が復帰命令をフエツチした後、一連の復帰
手順が終了しプログラムP1を再開する直前まで
の期間の動作モード値がM2であるように制御す
る必要があり、モード復帰遅延カウンタ部9がこ
の機能を果たす。
明を加える。第3図に動作モードM1での実行が
許されているプログラムP1から動作モードM2
での実行が許されているプログラムP2に分岐し
プログラムP2での処理終了後プログラムP1に
復帰する場合の模式図を示す。ここで動作モード
値とプログラムの実行許可モードとの関係につい
て考えると、プログラムPiが動作モード値Miで
の実行が許されるということは、プログラムPiが
動作中は動作モード値Miの値が保証されなけれ
ばならない(i=1.2)。プログラムP1からプロ
グラムP2に分岐時は前述の制御部Aの働きによ
り、プログラムP1と動作モード値M1、プログ
ラムP2と動作モード値M2の対応が保証され
る。プログラムP2からプログラムP1への復帰
は、プログラムP1からプログラムP2への分岐
時以上に工夫が必要である。つまり、プログラム
P1からプログラムP2への分岐時と同様に、プ
ログラムP2が復帰命令をフエツチした時に動作
モード値をM1にもどすと、プログラムP2が復
帰命令実行中であるにもかかわらず動作モード値
がM1となり、プログラムP2と動作モード値M
2の対応が保証できなくなる。従つて、プログラ
ムP2が復帰命令をフエツチした後、一連の復帰
手順が終了しプログラムP1を再開する直前まで
の期間の動作モード値がM2であるように制御す
る必要があり、モード復帰遅延カウンタ部9がこ
の機能を果たす。
モードM1で実行中のプログラムP1がモード
M2で実行可能なプログラムP2を呼び出すと、
演算処理装置1はプログラムP2の実行開始番地
をアドレス母線13に出し同時にフエツチ信号線
14に“1”を出力する。この時、制御部A5は
モード切換番地レジスタ3の内容と同じ値がアド
レス母線13に命令のフエツチサイクルで出力さ
れたことを検出し、前述の機能により、モード退
避レジスタ11にはモードレジスタ10の内容M
1が格納され、モードレジスタ10には設定モー
ド値レジスタ4の内容M2が格納される。これに
より、プログラム制御がプログラムP1からプロ
グラムP2に分岐したのと同時に演算処理装置1
の動作モード表示値もM1からM2に変更するこ
とができる。次にプログラムP2の処理が終了し
プログラムP1に復帰する時は、副制御部B8が
モード復帰番地レジスタ6の内容と同じ値がアド
レス母線13に命令のフエツチサイクルで出力さ
れたことを検出し、前述の機能により、モード復
帰遅延値レジスタ7の内容Nをモード復帰遅延カ
ウンタ部9に転送し、その後に続くN回目のフエ
ツチ信号出力時にモード退避レジスタ11の内容
M1がモードレジスタ10に格納され、動作モー
ド値をM1にもどすことができる。
M2で実行可能なプログラムP2を呼び出すと、
演算処理装置1はプログラムP2の実行開始番地
をアドレス母線13に出し同時にフエツチ信号線
14に“1”を出力する。この時、制御部A5は
モード切換番地レジスタ3の内容と同じ値がアド
レス母線13に命令のフエツチサイクルで出力さ
れたことを検出し、前述の機能により、モード退
避レジスタ11にはモードレジスタ10の内容M
1が格納され、モードレジスタ10には設定モー
ド値レジスタ4の内容M2が格納される。これに
より、プログラム制御がプログラムP1からプロ
グラムP2に分岐したのと同時に演算処理装置1
の動作モード表示値もM1からM2に変更するこ
とができる。次にプログラムP2の処理が終了し
プログラムP1に復帰する時は、副制御部B8が
モード復帰番地レジスタ6の内容と同じ値がアド
レス母線13に命令のフエツチサイクルで出力さ
れたことを検出し、前述の機能により、モード復
帰遅延値レジスタ7の内容Nをモード復帰遅延カ
ウンタ部9に転送し、その後に続くN回目のフエ
ツチ信号出力時にモード退避レジスタ11の内容
M1がモードレジスタ10に格納され、動作モー
ド値をM1にもどすことができる。
以上のように本実施例によれば、演算処理装置
自体に動作モード表示機能のないものを使用した
計算機システムにおいても、動作モードというも
のによつて定義づけられるところのプログラムお
よびハードウエアの切換が同時に行なえ、モード
の異なるプログラムへの分岐をせずに不当にモー
ドを変更してアクセスの許されていない資源への
アクセス権を得ることを防止できる。本実施例で
は、モード切換番地レジスタ、設定モード値レジ
スタ、モード復帰番地レジスタ、モード復帰遅延
値レジスタ、制御部A、副制御部Bは一組とした
が複数組持つ構成にすることも可能であり、モー
ド復帰遅延値が一定の場合はモード復帰遅延値レ
ジスタは一個で済ますことができる。
自体に動作モード表示機能のないものを使用した
計算機システムにおいても、動作モードというも
のによつて定義づけられるところのプログラムお
よびハードウエアの切換が同時に行なえ、モード
の異なるプログラムへの分岐をせずに不当にモー
ドを変更してアクセスの許されていない資源への
アクセス権を得ることを防止できる。本実施例で
は、モード切換番地レジスタ、設定モード値レジ
スタ、モード復帰番地レジスタ、モード復帰遅延
値レジスタ、制御部A、副制御部Bは一組とした
が複数組持つ構成にすることも可能であり、モー
ド復帰遅延値が一定の場合はモード復帰遅延値レ
ジスタは一個で済ますことができる。
さらに、動作モードが複数定義されている場
合、プログラムが呼び出された時にモード退避レ
ジスタの内容を読み出し作業領域に退避し、復帰
前に退避された作業領域の内容を再びモード退避
レジスタに格納することにより、プログラム自体
のネステイングと同様に動作モード自体もネステ
イングさせることも可能である。モード退避レジ
スタの内容を参照することにより呼び出し元プロ
グラムのモードを確認することができるので、動
作モードが階層構造を形成している場合の不当な
呼び出し、例えば下位レベルからM1−M2−M
3とあつた場合でのM1プログラムからのM3プ
ログラムの跳越し呼び出しなどを検出することが
できる。
合、プログラムが呼び出された時にモード退避レ
ジスタの内容を読み出し作業領域に退避し、復帰
前に退避された作業領域の内容を再びモード退避
レジスタに格納することにより、プログラム自体
のネステイングと同様に動作モード自体もネステ
イングさせることも可能である。モード退避レジ
スタの内容を参照することにより呼び出し元プロ
グラムのモードを確認することができるので、動
作モードが階層構造を形成している場合の不当な
呼び出し、例えば下位レベルからM1−M2−M
3とあつた場合でのM1プログラムからのM3プ
ログラムの跳越し呼び出しなどを検出することが
できる。
なお、復帰遅延カウンタ部の値を減ずる入力信
号はフエツチ信号に限るものではなく、マシンサ
イクル信号など、動作完了タイミングを検出でき
る信号線ならば何であつてもよい。また動作モー
ド値によつて定義されるところの、その動作モー
ドでアクセスできる計算機資源の範囲の包含関係
が、例えば(モードM1でアクセスできる範囲)
⊃(モードM2でアクセスできる範囲)であるよ
うな状況下では、プログラムP2での復帰命令実
行中にモードがM1に復帰していても支障がない
ので、復帰遅延カウンタ部および復帰遅延値レジ
スタを省略して、副制御部Bのモード復帰検出信
号をモード復帰信号として使用することもでき
る。
号はフエツチ信号に限るものではなく、マシンサ
イクル信号など、動作完了タイミングを検出でき
る信号線ならば何であつてもよい。また動作モー
ド値によつて定義されるところの、その動作モー
ドでアクセスできる計算機資源の範囲の包含関係
が、例えば(モードM1でアクセスできる範囲)
⊃(モードM2でアクセスできる範囲)であるよ
うな状況下では、プログラムP2での復帰命令実
行中にモードがM1に復帰していても支障がない
ので、復帰遅延カウンタ部および復帰遅延値レジ
スタを省略して、副制御部Bのモード復帰検出信
号をモード復帰信号として使用することもでき
る。
発明の効果
本発明の動作モード表示装置は、演算処理装置
が予め設定されたアドレスを命令コード読み込み
サイクルとしてアクセスしたことを検出し、その
場合に定義づけられた動作モード値をモードレジ
スタに格納する第1の制御部、退避された動作モ
ード値をモードレジスタに復帰する第2の制御部
を具備することにより、動作モード表示機能を持
たない演算処理装置を用いた計算機システムにお
いても、動作モードの異なるプログラムに処理が
移ると同時に動作モード表示値を変更することが
できる。
が予め設定されたアドレスを命令コード読み込み
サイクルとしてアクセスしたことを検出し、その
場合に定義づけられた動作モード値をモードレジ
スタに格納する第1の制御部、退避された動作モ
ード値をモードレジスタに復帰する第2の制御部
を具備することにより、動作モード表示機能を持
たない演算処理装置を用いた計算機システムにお
いても、動作モードの異なるプログラムに処理が
移ると同時に動作モード表示値を変更することが
できる。
第1図は本発明の一実施例における動作モード
表示装置のブロツク図、第2図は第1図における
モード復帰遅延カウンタ部の動作を示すタイミン
グ図、第3図は動作モード値とプログラムの関係
を示す模式図である。 1……演算処理装置、2……主記憶装置、3…
…モード切換番地レジスタ、4……設定モード値
レジスタ、5……制御部A(第1の制御部)、6…
…モード復帰番地レジスタ、7……モード復帰遅
延値レジスタ、8……副制御部B、9……モード
復帰遅延カウンタ部、10……モードレジスタ、
11……モード退避レジスタ、30……制御部B
(第2の制御部)。
表示装置のブロツク図、第2図は第1図における
モード復帰遅延カウンタ部の動作を示すタイミン
グ図、第3図は動作モード値とプログラムの関係
を示す模式図である。 1……演算処理装置、2……主記憶装置、3…
…モード切換番地レジスタ、4……設定モード値
レジスタ、5……制御部A(第1の制御部)、6…
…モード復帰番地レジスタ、7……モード復帰遅
延値レジスタ、8……副制御部B、9……モード
復帰遅延カウンタ部、10……モードレジスタ、
11……モード退避レジスタ、30……制御部B
(第2の制御部)。
Claims (1)
- 【特許請求の範囲】 1 演算処理を行なう演算処理装置と、前記演算
処理装置が実行するプログラムを保持する主記憶
装置を備えた計算機システムの前記演算処理装置
の動作モードを表示するモードレジスタと、モー
ドの切換えられる番地の値が格納されているモー
ド切換番地レジスタと、切換えられるモードの値
が格納されている設定モード値レジスタと、モー
ド復帰番地レジスタと、モード退避レジスタと、
前記演算処理装置が前記主記憶装置を命令コード
読み込みサイクルとして出力したアドレス値と前
記モード切換番地レジスタの内容とを比較し、一
致検出時に前記設定モード値レジスタの内容を前
記モード退避レジスタに格納し、格納後前記設定
モード値レジスタの内容を前記モードレジスタに
格納する第1の制御部と、前記演算処理装置が前
記主記憶装置を命令モード読み込みサイクルとし
て出力したアドレス値と前記モード復帰番地レジ
スタの内容とを比較し、一致検出後に生じる前記
運算処理装置のモード復帰遅延値レジスタに設定
されている値に示される動作サイクル目に前記モ
ード退避レジスタの内容を前記モードレジスタに
格納する第2の制御部とを有することを特徴とす
る動作モード表示装置。 2 モード切換番地レジスタ、設定モード値レジ
スタ、モード復帰番地レジスタ、モード復帰遅延
値レジスタ、第1の制御部および第2の制御部を
複数組有することを特徴とする特許請求の範囲第
1項記載の動作モード表示装置。 3 動作サイクルの単位が演算処理装置の命令コ
ード読み込みサイクルであることを特徴とする特
許請求の範囲第1項または第2項記載の動作モー
ド表示装置。 4 動作サイクルの単位が演算処理装の持つマシ
ンサイクルであることを特徴とする特許請求の範
囲第1項または第2項記載の動作モード表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120523A JPS6011934A (ja) | 1983-07-01 | 1983-07-01 | 動作モ−ド表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58120523A JPS6011934A (ja) | 1983-07-01 | 1983-07-01 | 動作モ−ド表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6011934A JPS6011934A (ja) | 1985-01-22 |
| JPH059814B2 true JPH059814B2 (ja) | 1993-02-08 |
Family
ID=14788360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58120523A Granted JPS6011934A (ja) | 1983-07-01 | 1983-07-01 | 動作モ−ド表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011934A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322385C (zh) | 2002-08-13 | 2007-06-20 | 诺基亚有限公司 | 用于提供数据安全性的电路系统和方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114138A (ja) * | 1974-02-15 | 1975-09-06 | ||
| JPS54144841A (en) * | 1978-05-04 | 1979-11-12 | Cho Lsi Gijutsu Kenkyu Kumiai | Microcomputer system |
| JPS5710839A (en) * | 1980-06-23 | 1982-01-20 | Nippon Telegr & Teleph Corp <Ntt> | Information processing equipment |
-
1983
- 1983-07-01 JP JP58120523A patent/JPS6011934A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6011934A (ja) | 1985-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| KR860000838B1 (ko) | 데이타 처리시스템 | |
| JPH0114611B2 (ja) | ||
| JP3605978B2 (ja) | マイクロコンピュータ | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH059815B2 (ja) | ||
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JPS6011934A (ja) | 動作モ−ド表示装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPH0221614B2 (ja) | ||
| JPH01201751A (ja) | メモリー保護装置 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JP2654105B2 (ja) | マイクロプロセッサ | |
| JP2511063B2 (ja) | パイプライン制御方式 | |
| JPH0391055A (ja) | ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPH0154729B2 (ja) | ||
| JPH0534698B2 (ja) |