JPH01147654A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01147654A JPH01147654A JP62306116A JP30611687A JPH01147654A JP H01147654 A JPH01147654 A JP H01147654A JP 62306116 A JP62306116 A JP 62306116A JP 30611687 A JP30611687 A JP 30611687A JP H01147654 A JPH01147654 A JP H01147654A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- peripheral device
- cpu
- microcomputer
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ワンチップの半導体装置を用いたマイクロ
コンピュータに関するものである。
コンピュータに関するものである。
第３（２）は従来のマイクロコンピュータ（以下マイコ
ンと称す）の構成を示すブロック図で、□□□において
、（１１はＣＰＵ 、１２１は割込コントローラ、（３
）はＡ／Ｄ 、 １４１ ｔｔ ｆｉ イｆｆ ／ 力
＋７ ンｆｉ （以、’ＦＴ／Ｃと称ｔ）。
ンと称す）の構成を示すブロック図で、□□□において
、（１１はＣＰＵ 、１２１は割込コントローラ、（３
）はＡ／Ｄ 、 １４１ ｔｔ ｆｉ イｆｆ ／ 力
＋７ ンｆｉ （以、’ＦＴ／Ｃと称ｔ）。
（５１はＳ Ｉｌｏ 、 ＋６１はＩｌｏ、１７）はＤ
／ｋ 、 ＋８１はＣＰ Ｕ（１１と周辺装置を接続す
るデータバス、（９）はアドレスバス、４１Ｇ−ｕｌは
１周辺装置からの割込信号線でろ−る。
／ｋ 、 ＋８１はＣＰ Ｕ（１１と周辺装置を接続す
るデータバス、（９）はアドレスバス、４１Ｇ−ｕｌは
１周辺装置からの割込信号線でろ−る。
次に、動作について説明する。便宜二、タイマ／カウン
タ（４１がオーバーフローする度に、！＞ｌ１０（５１
に送信を行う様にプログラムされたものとする。
タ（４１がオーバーフローする度に、！＞ｌ１０（５１
に送信を行う様にプログラムされたものとする。
ＣＰ Ｕ （１１はＴ／Ｃｌ４１と５１１０ｆ５１を初
期設定した後、プログラムを続行する。１’／Ｃ＋４１
がオーバーフローすると、割込信号αＤが出て１割込コ
ントローラ（２１によって＆ＣＰＵＩＩ＋に割込みをか
ける。に Ｐ Ｕ １１＋は現在実行中のプログラムを
中断して、Ｓ Ｉｌｏ［５１に対シて送信をスタートす
る様に指示する。その後再ヒ元のプログラムに復帰する
。
期設定した後、プログラムを続行する。１’／Ｃ＋４１
がオーバーフローすると、割込信号αＤが出て１割込コ
ントローラ（２１によって＆ＣＰＵＩＩ＋に割込みをか
ける。に Ｐ Ｕ １１＋は現在実行中のプログラムを
中断して、Ｓ Ｉｌｏ［５１に対シて送信をスタートす
る様に指示する。その後再ヒ元のプログラムに復帰する
。
従来のマイコンは以上のように構成されていたので、周
辺装置の出幻で他の周辺装置にトリガをかける場合、割
込みを使用しなければならず、その度にＣＰＵ の動作
を中断する必安かありた。また１割込与は、実行中の命
会を終了する萱で待たなければならないため１割込みが
人ってトリガかかかるまでの時間かまちまちであるとい
り問題点があった。
辺装置の出幻で他の周辺装置にトリガをかける場合、割
込みを使用しなければならず、その度にＣＰＵ の動作
を中断する必安かありた。また１割込与は、実行中の命
会を終了する萱で待たなければならないため１割込みが
人ってトリガかかかるまでの時間かまちまちであるとい
り問題点があった。
この発明は上記のような問題点を解消するためになさｎ
たもので、ＣＰＵ を介さず周辺装置同志でお互いにト
リガをかけることができるマイコンを？与ることを目的
とする。
たもので、ＣＰＵ を介さず周辺装置同志でお互いにト
リガをかけることができるマイコンを？与ることを目的
とする。
この発明に係るマイコンは各周辺装置のトリガ出力、ト
リガ入力をスイッチ（トランスミッションゲート）で接
続することにより、周辺装置同志でトリガをかけること
ができる様にしたものである。
リガ入力をスイッチ（トランスミッションゲート）で接
続することにより、周辺装置同志でトリガをかけること
ができる様にしたものである。
この発明におけるマイコンは周辺装置が他の周辺装置に
ＣＰＵ とは無関係にトリガをかける。
ＣＰＵ とは無関係にトリガをかける。
以下、この発明の一実施例を図について説明する。第１
図において、αシはトリガ入出力線、（３ａ）〜（７ａ
）は前記（３１〜（７）の各周辺装置のトリガ出力とト
リガ入出力ａ＋ＵＳ＋とを接続するスイッチ、（３ｂ）
〜（７ｂ）は前記（３；〜（７）の各周辺装置のトリガ
入力とトリガ入出力線ｕＳとを接続するスイッチである
。
図において、αシはトリガ入出力線、（３ａ）〜（７ａ
）は前記（３１〜（７）の各周辺装置のトリガ出力とト
リガ入出力ａ＋ＵＳ＋とを接続するスイッチ、（３ｂ）
〜（７ｂ）は前記（３；〜（７）の各周辺装置のトリガ
入力とトリガ入出力線ｕＳとを接続するスイッチである
。
次に動作について説明する。便宜二、Ｔ／Ｃｔ４＋がオ
ーバーフローする度にＳ Ｉｌｏ （５１が送信する様
にプログラム埒れたものとする。
ーバーフローする度にＳ Ｉｌｏ （５１が送信する様
にプログラム埒れたものとする。
まず、トリガスイッチを設定する。設定のガ法は種々考
えられるが、ここでは、第２１図の様なコントロールレ
ジスタにより設定することにスル。
えられるが、ここでは、第２１図の様なコントロールレ
ジスタにより設定することにスル。
トリガ入力セレクトを５１１０にし２ トリガ出力をＴ
／Ｃ１７設定スル。’Ｔ／Ｃｔ４１ トＳ Ｉ１０＋５
１ ヲ設定シ。
／Ｃ１７設定スル。’Ｔ／Ｃｔ４１ トＳ Ｉ１０＋５
１ ヲ設定シ。
トリガモードにした後、ＣＰＵはメインプログラムを実
行する。Ｔ／Ｃかオーバーフローすると、トリガ信号が
スイッチ（４ａ）を通り、スイッチ（５りを通って直接
８１１０にトリガをかけるので、ＣＩ） Ｕは一切この
動作に干渉せず、メインプログラムを続行することがで
きる。
行する。Ｔ／Ｃかオーバーフローすると、トリガ信号が
スイッチ（４ａ）を通り、スイッチ（５りを通って直接
８１１０にトリガをかけるので、ＣＩ） Ｕは一切この
動作に干渉せず、メインプログラムを続行することがで
きる。
なお、を記実施例ではタイマでＳ Ｉｌｏにトリガをか
けたが、トリガコントロールレジスタの内盆を変更する
ことにより、各種周辺装置から他の周辺装置へトリガを
かけることができる。また、Ａ／Ｄ等の場合は、自分自
身の終了信号でトリガをかけることにより連続Ａ／Ｄ変
換も可能となる。
けたが、トリガコントロールレジスタの内盆を変更する
ことにより、各種周辺装置から他の周辺装置へトリガを
かけることができる。また、Ａ／Ｄ等の場合は、自分自
身の終了信号でトリガをかけることにより連続Ａ／Ｄ変
換も可能となる。
以上のようにこの発明によれば、周辺装置から他の周辺
装置に直接トリガがかけられる様にしたので２割込？ト
やＣＰＵ を使用することなしに周辺のみで動作できる
ようになり、マイコン金座としての処理速度も向ニさせ
ることができる。
装置に直接トリガがかけられる様にしたので２割込？ト
やＣＰＵ を使用することなしに周辺のみで動作できる
ようになり、マイコン金座としての処理速度も向ニさせ
ることができる。
第１図はこの発明の一実施例としてのマイコンの構成を
示すブロック（２）、第２栄は第１内のマイコンにおけ
るフントロールレジスタの動作説明図。 第３図は従来のマイコンの構成を示すブロク２１図を示
す。 １図において、 （３ａ）〜（７ａ）はスイッチ、（３
１））〜（７ｂ）はスイッチ、（８）はデータバス、（
９）はマドレスバス、（１（１−ｔｔｉは割込信号線、
＋ｔＳはトリガ入出ｔ′Ｊ線である・ なお、■甲、同−符号は同一、または相当部分を示す・ 代 理 人 大 岩 増 雄第１図 Ｓ 、デークバ入 １５″Ｆフグ入ＡカフＬ第２図 トソがコントロールしり又り 第３図 手続補正書（自発） 特許庁長官数
Φ町１、事件の表示 特願昭６２−３０６１１６
号２、発明の名称 マイクロコンビエータ ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書をつぎのとおり訂正する。
示すブロック（２）、第２栄は第１内のマイコンにおけ
るフントロールレジスタの動作説明図。 第３図は従来のマイコンの構成を示すブロク２１図を示
す。 １図において、 （３ａ）〜（７ａ）はスイッチ、（３
１））〜（７ｂ）はスイッチ、（８）はデータバス、（
９）はマドレスバス、（１（１−ｔｔｉは割込信号線、
＋ｔＳはトリガ入出ｔ′Ｊ線である・ なお、■甲、同−符号は同一、または相当部分を示す・ 代 理 人 大 岩 増 雄第１図 Ｓ 、デークバ入 １５″Ｆフグ入ＡカフＬ第２図 トソがコントロールしり又り 第３図 手続補正書（自発） 特許庁長官数
Φ町１、事件の表示 特願昭６２−３０６１１６
号２、発明の名称 マイクロコンビエータ ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書をつぎのとおり訂正する。
Claims (1)
- タイマ、ＳＩ／Ｏ等を有するワンチップマイクロコンピ
ュータにおいて、１つの周辺装置から他の周辺装置に直
接トリガをかけることができることを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306116A JPH01147654A (ja) | 1987-12-02 | 1987-12-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306116A JPH01147654A (ja) | 1987-12-02 | 1987-12-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01147654A true JPH01147654A (ja) | 1989-06-09 |
Family
ID=17953238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306116A Pending JPH01147654A (ja) | 1987-12-02 | 1987-12-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01147654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302132A (ja) * | 2005-04-22 | 2006-11-02 | Yaskawa Electric Corp | 信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路 |
-
1987
- 1987-12-02 JP JP62306116A patent/JPH01147654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302132A (ja) * | 2005-04-22 | 2006-11-02 | Yaskawa Electric Corp | 信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01147654A (ja) | マイクロコンピュータ | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH0616304B2 (ja) | 低消費電力時におけるｃｐｕの機能代替方法 | |
| JPH044615B2 (ja) | ||
| JP2597729B2 (ja) | マイクロコンピュータ | |
| JPS63122991A (ja) | 負荷制御システム | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
| JPS6316317A (ja) | コンピユ−タシステムのリセツト装置 | |
| JPH0328937A (ja) | 周辺制御装置 | |
| JPH0330134U (ja) | ||
| JPS61151745A (ja) | 割込処理方式 | |
| JPS63143603A (ja) | プログラマブル・コントロ−ラ | |
| JPS63234304A (ja) | マルチｐｃシステムにおけるデ−タリンク方式 | |
| JPS642971B2 (ja) | ||
| JPS59208666A (ja) | マルチプロセツサシステム | |
| JPH01248264A (ja) | システムバス競合制御方式 | |
| JPH02132541A (ja) | 割込みコントローラ | |
| JPH03113443U (ja) | ||
| JPS63298663A (ja) | マルチプロセッサシステムの制御方式 | |
| JPS63183656U (ja) | ||
| JPH0683288B2 (ja) | 通信制御装置 | |
| JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
| JPS63138448A (ja) | 多重プロセツサ処理システムにおけるバス制御方式 | |
| JPH0344704A (ja) | 数値制御装置のデータ転送方式 |