JPH0344704A - 数値制御装置のデータ転送方式 - Google Patents
数値制御装置のデータ転送方式Info
- Publication number
- JPH0344704A JPH0344704A JP17989589A JP17989589A JPH0344704A JP H0344704 A JPH0344704 A JP H0344704A JP 17989589 A JP17989589 A JP 17989589A JP 17989589 A JP17989589 A JP 17989589A JP H0344704 A JPH0344704 A JP H0344704A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- transferred
- control unit
- operation board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、数値制御（ＮＣ： ｎ ｕｔｎｅ ｒ
ｉ ｃａｌ ｃｏｎｔｒｏｌ）装置の制御ユニットと
操作ボードとの間でデータ転送を行うデータ転送方式に
関するものである。
ｉ ｃａｌ ｃｏｎｔｒｏｌ）装置の制御ユニットと
操作ボードとの間でデータ転送を行うデータ転送方式に
関するものである。
［従来の技術］
第３図は数値制御装置の制御ユニットと操作ボードとの
間の接続構成を示すブロック図である。
間の接続構成を示すブロック図である。
図において、１０は制御ユニット、９は操作ボード、１
． ５はマイクロプロセッサ（以Ｔ’、ＣＰＵ（中央処
理装置）と呼称する）、２，６は制御プログラムが格納
されているＲＯＭ（読出し専用メモリ）、３，７は加ニ
ブログラム、転送データ等が格納されているＲＡＭ（読
出し書込みメモリ）、４は制御卸ユニット１０と操作ボ
ード９との間でシリアルにデータ転送を行うためのＳＩ
Ｏインタフェース、８は数値側Ｗ装置の表示パネルであ
り、この表示パネル８はタクトスイッチ、ＬＥＤ（発光
ダイオード）、７セグメントＬＥＤ等から構成されてい
る。
． ５はマイクロプロセッサ（以Ｔ’、ＣＰＵ（中央処
理装置）と呼称する）、２，６は制御プログラムが格納
されているＲＯＭ（読出し専用メモリ）、３，７は加ニ
ブログラム、転送データ等が格納されているＲＡＭ（読
出し書込みメモリ）、４は制御卸ユニット１０と操作ボ
ード９との間でシリアルにデータ転送を行うためのＳＩ
Ｏインタフェース、８は数値側Ｗ装置の表示パネルであ
り、この表示パネル８はタクトスイッチ、ＬＥＤ（発光
ダイオード）、７セグメントＬＥＤ等から構成されてい
る。
第４図及び第５図は従来の数値制御装置の制御ユニット
と操作ボードとの間でのデータ転送のタイミングを示す
図、及びその転送データのデータフォーマットを示す図
である。
と操作ボードとの間でのデータ転送のタイミングを示す
図、及びその転送データのデータフォーマットを示す図
である。
次に、上記従来の数値制御装置の制御ユニットと操作ボ
ードとの間でのデータ転送方式の動作について説明する
。第３図に示す数値制御装置の制御ユニッ）１０と操作
ボード９との間の接続構成においで、制御ユニット１０
例のＲＡＭ３にはあらかじめ設定されている加ニブログ
ラム等が格納されており、またＲＯＭ２には制御プログ
ラムが格納されている。制御ユニット１０側のＣＰＵＩ
はＲＯＭ２にある制御プログラムの内容を解読し、周期
的に制御ユニッ）１０側のＳ■Ｏインタフェース４を介
して操作ボード９側のＳＩＯインタフェース４との間で
データの送受信を行っている。
ードとの間でのデータ転送方式の動作について説明する
。第３図に示す数値制御装置の制御ユニッ）１０と操作
ボード９との間の接続構成においで、制御ユニット１０
例のＲＡＭ３にはあらかじめ設定されている加ニブログ
ラム等が格納されており、またＲＯＭ２には制御プログ
ラムが格納されている。制御ユニット１０側のＣＰＵＩ
はＲＯＭ２にある制御プログラムの内容を解読し、周期
的に制御ユニッ）１０側のＳ■Ｏインタフェース４を介
して操作ボード９側のＳＩＯインタフェース４との間で
データの送受信を行っている。
このようなデータの送受信のタイミング及びデータフォ
ーマットは、第４図及び第５図に示されている。第４図
に示されるように、周間Ｔの間に制御ユニット１０側か
ら操作ボード９側へ表示パネル８に表示するためのデー
タを送り、操作ボード９側からは表示パネル８のスイッ
チ等の人力状態のデータを送る。このようにして制御ユ
ニット１０側と操作ボード９側との間で、高速応答が必
要な高頻度データと低頻度データとを、全く区別するこ
となくデータ転送を行っている。
ーマットは、第４図及び第５図に示されている。第４図
に示されるように、周間Ｔの間に制御ユニット１０側か
ら操作ボード９側へ表示パネル８に表示するためのデー
タを送り、操作ボード９側からは表示パネル８のスイッ
チ等の人力状態のデータを送る。このようにして制御ユ
ニット１０側と操作ボード９側との間で、高速応答が必
要な高頻度データと低頻度データとを、全く区別するこ
となくデータ転送を行っている。
［発明が解決しようとする課題］
上記従来の数値制御装置の制御ユニット１０と操作ボー
ド９との間でのデータ転送方式は以上のようにして行わ
れているので、送受信するデータ数が増加すると、操作
ボード９働のＣＰＵ５の負荷が増加して、同一の転送レ
ートではデータ転送が不可能となり、そのために転送レ
ートを上げる等の処置を行わなければならない不都合が
生じ、その結果、データ転送の効率が低下するという問
題点があった。
ド９との間でのデータ転送方式は以上のようにして行わ
れているので、送受信するデータ数が増加すると、操作
ボード９働のＣＰＵ５の負荷が増加して、同一の転送レ
ートではデータ転送が不可能となり、そのために転送レ
ートを上げる等の処置を行わなければならない不都合が
生じ、その結果、データ転送の効率が低下するという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、制御ユニット側から操作ボード側へ大量のデ
ータを転送する時に、転送レートを変えることなく効率
良くデータ転送を行うことができる数イ直制御装置のデ
ータ転送方式を得ることを目的とする。
たもので、制御ユニット側から操作ボード側へ大量のデ
ータを転送する時に、転送レートを変えることなく効率
良くデータ転送を行うことができる数イ直制御装置のデ
ータ転送方式を得ることを目的とする。
［課題を解決するための手段］
この発明に係る数値制御装置のデータ転送方式は、制御
ユニットと操作ボードとの間で大量のデータを送受信す
るために、転送データを高速応答の必要な高頻度データ
と低頻度データとに分けてデータ転送を行うと共に、転
送データの順番を示すステータス（１／Ｎ、 ２／Ｎ
、 ・・・、Ｎ／Ｎ）を設け、Ｎ回に分けてデータ転
送を行うようにしたものである。
ユニットと操作ボードとの間で大量のデータを送受信す
るために、転送データを高速応答の必要な高頻度データ
と低頻度データとに分けてデータ転送を行うと共に、転
送データの順番を示すステータス（１／Ｎ、 ２／Ｎ
、 ・・・、Ｎ／Ｎ）を設け、Ｎ回に分けてデータ転
送を行うようにしたものである。
［作用コ
この発明における数値制御装置のデータ転送方式は、転
送データを高速応答の必要な高頻度データと低頻度デー
タとに分割してデータ転送をｔテい、さらに転送データ
をＮ回に分けてデータ転送を行うことにより、数値制御
装置の制御ユニットと操作ボードとの間で効率の良いデ
ータ転送を行う−ことができる。
送データを高速応答の必要な高頻度データと低頻度デー
タとに分割してデータ転送をｔテい、さらに転送データ
をＮ回に分けてデータ転送を行うことにより、数値制御
装置の制御ユニットと操作ボードとの間で効率の良いデ
ータ転送を行う−ことができる。
［実施例］
以下、この発明の実施例を図について説明する。
第１図及び第２図（ａ）、 （ｂ）はこの発明の実施
例である数値制御装置のデータ転送方式において、制御
ユニットと操作ボードとの間でのデータ転送のタイミン
グを示す図、及びその転送データのデータフォーマット
を示す図である。第１図及び第２図（ａ）、 （ｂ）
には、２回に分けてデータを転送する場合のデータ転送
のタイミングと、その転送データのデータフォーマット
が示されている。第２図（ａ）、 （ｂ）に示すよう
に、転送データは、データの始まりを示すスタートコー
ト。
例である数値制御装置のデータ転送方式において、制御
ユニットと操作ボードとの間でのデータ転送のタイミン
グを示す図、及びその転送データのデータフォーマット
を示す図である。第１図及び第２図（ａ）、 （ｂ）
には、２回に分けてデータを転送する場合のデータ転送
のタイミングと、その転送データのデータフォーマット
が示されている。第２図（ａ）、 （ｂ）に示すよう
に、転送データは、データの始まりを示すスタートコー
ト。
転送データの順番を示すステータス、２回に１回の割合
で転送される低頻度データ、毎回転送される高頻度デー
タ、データの終りを示すストップコードより構成される
。低頻度データ及び高頻度データは、上記第３図に示す
制御°ユニッ）１０からの送信時は、表示パネル８等の
表示データ等として送られ、受信時は、表示パネル８の
スイッチ等の人力状態のデータとなる。また転送データ
は、制御ユニッ）１０のＲＡＭ３及び操作ボード９のＲ
ＡＭ７のメモリ内であらかじめ決められている番地に配
置されていて、制御ユニッ）１０側及び操作ボード９側
共に、それぞれの制御プログラムにより逐次に内容を更
新させている。
で転送される低頻度データ、毎回転送される高頻度デー
タ、データの終りを示すストップコードより構成される
。低頻度データ及び高頻度データは、上記第３図に示す
制御°ユニッ）１０からの送信時は、表示パネル８等の
表示データ等として送られ、受信時は、表示パネル８の
スイッチ等の人力状態のデータとなる。また転送データ
は、制御ユニッ）１０のＲＡＭ３及び操作ボード９のＲ
ＡＭ７のメモリ内であらかじめ決められている番地に配
置されていて、制御ユニッ）１０側及び操作ボード９側
共に、それぞれの制御プログラムにより逐次に内容を更
新させている。
次に、上記この発明の実施例である数値制御装置の制御
ユニットと操作ボードとの間でのデータ転送方式の動作
について説明する。第３図に示す制御ユニッ）１００Ｃ
ＰＵ １は、第１図のデータ転送のタイミングに示すよ
うに、まず１回目の送信データを送る場合には、第２図
（ａ）、 （ｂ）にある転送データの順番を示すステ
ータスを１として、ＳＩＯインタフェース４を介して第
２図（ａ）、 （ｂ）に示すスタートコードよりスト
ップコードまでの低頻度データと高頻度データをシリア
ルにデータ転送する。操作ボード９側のＣＰＵ５は、Ｓ
ＩＯインタフェース４を介して転送されて来たデータの
ステータスを何番目のものであるか判断する。ステータ
スが１つであれば、ＲＡＭ７の１回目の転送データの格
納アドレスにデータを書き込む。次にＣＰＵ５は、周期
的にサンプリングしである表示パネル８上のスイッチ等
の人力状態のデータをＲＡＭ？より読み出して、制御ユ
ニット１０側へ１回目のデータであるのでステータスを
１として転送する。そして、制御ユニット１０側のＣＰ
Ｕ１は、操作ボード９よりのデータをＲＡＭ３のあらか
じめ決められている１回目の転送データの領域へ書き込
み、制御ユニツ）１０側では操作ボード９よりのキーデ
ータとして使用する。このようにして、１回目のデータ
転送が終了する。従って２回目のデータ転送は、ステー
タスを２として上記した１回目と同様にデータ転送を行
えば良い。
ユニットと操作ボードとの間でのデータ転送方式の動作
について説明する。第３図に示す制御ユニッ）１００Ｃ
ＰＵ １は、第１図のデータ転送のタイミングに示すよ
うに、まず１回目の送信データを送る場合には、第２図
（ａ）、 （ｂ）にある転送データの順番を示すステ
ータスを１として、ＳＩＯインタフェース４を介して第
２図（ａ）、 （ｂ）に示すスタートコードよりスト
ップコードまでの低頻度データと高頻度データをシリア
ルにデータ転送する。操作ボード９側のＣＰＵ５は、Ｓ
ＩＯインタフェース４を介して転送されて来たデータの
ステータスを何番目のものであるか判断する。ステータ
スが１つであれば、ＲＡＭ７の１回目の転送データの格
納アドレスにデータを書き込む。次にＣＰＵ５は、周期
的にサンプリングしである表示パネル８上のスイッチ等
の人力状態のデータをＲＡＭ？より読み出して、制御ユ
ニット１０側へ１回目のデータであるのでステータスを
１として転送する。そして、制御ユニット１０側のＣＰ
Ｕ１は、操作ボード９よりのデータをＲＡＭ３のあらか
じめ決められている１回目の転送データの領域へ書き込
み、制御ユニツ）１０側では操作ボード９よりのキーデ
ータとして使用する。このようにして、１回目のデータ
転送が終了する。従って２回目のデータ転送は、ステー
タスを２として上記した１回目と同様にデータ転送を行
えば良い。
上述したようなデータ転送において、高頻度データは毎
回データが更新され、低頻度データは２回に１回の割合
でデータが更新されることになる。
回データが更新され、低頻度データは２回に１回の割合
でデータが更新されることになる。
つまり第２図（ａ）、 （ｂ）に示すように低頻度デ
ータは８８点＋８８点＝１７６点のデータとなり、高頻
度データは３２点のデータとなる。
ータは８８点＋８８点＝１７６点のデータとなり、高頻
度データは３２点のデータとなる。
［発明の効果］
以上のように、この発明の数値制御装置のデータ転送方
式によれば、制御ユニットと操作ボードとの間で大量の
データを送受信するために、転送データを高速応答の必
要な高頻度データと低頻度データとに分けてデータ転送
を行うと共に、転送データの順番を示すステータス（１
／Ｎ、 ２／Ｎ。
式によれば、制御ユニットと操作ボードとの間で大量の
データを送受信するために、転送データを高速応答の必
要な高頻度データと低頻度データとに分けてデータ転送
を行うと共に、転送データの順番を示すステータス（１
／Ｎ、 ２／Ｎ。
・・・、、Ｎ／Ｎ）を設け、Ｎ回に分けてデータ転送を
行うようにしたので、転送レートを変えることなく効率
良くデータ転送を行うことができるという優れた効果を
奏するものである。
行うようにしたので、転送レートを変えることなく効率
良くデータ転送を行うことができるという優れた効果を
奏するものである。
第１図及び第２図（ａ ） 、 （＋） ）はこの発
明の実施例である数値制御装置のデータ転送方式におい
て、制御ユニットと操作ボードとの間でのデータ転送の
タイミングを示す図、及びその転送データのデータフォ
ーマットを示す図、第３図は数値制御装置の制御ユニッ
トと操作ボードとの間の接続構成を示すブロック図、第
４図及び第５図は従来の数値制御装置の制御ユニットと
操作ボードとの間でのデータ転送のタイミングを示す図
、及びその転送データのデータフォーマットを示す図で
ある。 図において、１． ６・・・マイクロプロセッサ（ＣＰ
Ｕ：中央処理装置）、２，６・・・ＲＯＭ （読出し専
用メモリ〉、３．７・・・ＲＡＭ （読出し書込みメモ
リ）、４・・・ＳＩｏインタフェース、８・・・表示パ
ネル、９・・・操作ボード、ｌＯ・・・制御ユニット
である。
明の実施例である数値制御装置のデータ転送方式におい
て、制御ユニットと操作ボードとの間でのデータ転送の
タイミングを示す図、及びその転送データのデータフォ
ーマットを示す図、第３図は数値制御装置の制御ユニッ
トと操作ボードとの間の接続構成を示すブロック図、第
４図及び第５図は従来の数値制御装置の制御ユニットと
操作ボードとの間でのデータ転送のタイミングを示す図
、及びその転送データのデータフォーマットを示す図で
ある。 図において、１． ６・・・マイクロプロセッサ（ＣＰ
Ｕ：中央処理装置）、２，６・・・ＲＯＭ （読出し専
用メモリ〉、３．７・・・ＲＡＭ （読出し書込みメモ
リ）、４・・・ＳＩｏインタフェース、８・・・表示パ
ネル、９・・・操作ボード、ｌＯ・・・制御ユニット
である。
Claims (1)
- 数値制御装置の制御ユニットと操作ボードとの間でデー
タ転送を行うデータ転送方式において、転送データを高
速応答の必要な高頻度データと低頻度データとに分けて
データ転送を行い、かつ転送データの順番を示すステー
タスを設け、上記転送データをＮ回に分けてデータ転送
を行うことを特徴とする数値制御装置のデータ転送方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989589A JPH0344704A (ja) | 1989-07-12 | 1989-07-12 | 数値制御装置のデータ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17989589A JPH0344704A (ja) | 1989-07-12 | 1989-07-12 | 数値制御装置のデータ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344704A true JPH0344704A (ja) | 1991-02-26 |
Family
ID=16073782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17989589A Pending JPH0344704A (ja) | 1989-07-12 | 1989-07-12 | 数値制御装置のデータ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344704A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024176817A1 (en) * | 2023-02-24 | 2024-08-29 | Yokogawa Electric Corporation | Information processing apparatus, information processing method, information processing program, and process control system |
-
1989
- 1989-07-12 JP JP17989589A patent/JPH0344704A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024176817A1 (en) * | 2023-02-24 | 2024-08-29 | Yokogawa Electric Corporation | Information processing apparatus, information processing method, information processing program, and process control system |
| JP2024120468A (ja) * | 2023-02-24 | 2024-09-05 | 横河電機株式会社 | 情報処理装置、情報処理方法、情報処理プログラム及びプロセス制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03175560A (ja) | プログラム可能な複数の論理制御器の間で通信する方法 | |
| KR860009351A (ko) | 입출력 제어 시스템 | |
| US5175820A (en) | Apparatus for use with a computing device controlling communications with a plurality of peripheral devices including a feedback bus to indicate operational modes | |
| EP0186872B1 (en) | Terminal protocols | |
| US5511229A (en) | Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths | |
| JPH0344704A (ja) | 数値制御装置のデータ転送方式 | |
| EP0473279B1 (en) | Communication control apparatus for computing systems | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JPS6285365A (ja) | 情報転送方式 | |
| JPS63143603A (ja) | プログラマブル・コントロ−ラ | |
| JPS6327231Y2 (ja) | ||
| JPH02114294A (ja) | グラフィックディスプレイ装置 | |
| JPH0193236A (ja) | 通信システム | |
| JPH08147007A (ja) | コントローラとプログラマブル表示装置との間のデータ伝送方法 | |
| JPS60248049A (ja) | 全二重通信制御方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPH0476598A (ja) | 表示制御装置 | |
| JPS6069766A (ja) | プロセツサ間通信方式 | |
| JPH0215355A (ja) | コンピュータ表示システム | |
| JPS61175750A (ja) | Ｄｍａ機能付きマイクロプロセツサシステム | |
| JPS61166657A (ja) | 入出力制御方式 | |
| JPH0314279B2 (ja) | ||
| JPH03196234A (ja) | 表示装置 | |
| JPH0469905B2 (ja) | ||
| JPS61246857A (ja) | メツセ−ジ伝送システム |