JPH01147681A

JPH01147681A - 図形表示装置及び図形表示方法

Info

Publication number: JPH01147681A
Application number: JP63269304A
Authority: JP
Inventors: John C Dalrymple; ジョン・シー・ダルリンプル; Byron G Paul; バイロン・ジイーン・ポール
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1987-10-26
Filing date: 1988-10-25
Publication date: 1989-06-09
Anticipated expiration: 2012-11-05
Also published as: US4862155A; DE3888445T2; EP0314440B1; JP2673897B2; EP0314440A3; EP0314440A2; DE3888445D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は図形表示装置、特に図形表示を制御するフレー
ムバッファメモリ（以下ＦＢメモリと称する）内にピク
セルイメージとして記憶するピクセルデータを生成する
ピクチャープロセッサを含む図形表示装置及び方法に関
する。

［従来の技術及び発明が解決しようとする課題］典型的
なコンピュータ支援図形表示システムはメモリ内に表示
リストの形式で図形デザインを記憶、即ちストアする。

表示リストは図形デザインをなす各種図形物体を説明す
る種々の命令（インストラクション）及びデータを含ん
でいる。図形表示システムによっては、表示リストが制
御プロセッサにより開発且つ維持されるものもあり、特
定の図形デザインをコンビュータスク’）−７上に表示
するとき、それを説明する表示リストを別の「ピクチャ
ープロセッサ」に転送して表示リストを処理して表示コ
ントローラに転送した制御及びピクセルデータを生成す
る。表示コントローラはＦＢメモリを含み、入力ピクセ
ルデータをピクチャープロセッサが与えた制御データに
より決まるアドレスに記憶する。コンピュータスクリー
ン上の図形デザインは種々のアトリビュート（例えば色
、輝度等）のピクセルアレイにより形成され、各アドレ
スのピクセルデータは別のピクセルの表示アトリビュー
トを示す。表示コントローラは現在ＦＢメモリ内にある
ピクセルデータに応じて定期的に表示を更新（リフレッ
シュ）する。

図形デザインソフトウェアにより生成された表示リスト
の中には比較的多量のピクセルデータを生成する詳細な
命令を含むものがある。例えば、特定座標系の２点間の
直線は表示リスト中２点の座標を決めるデータと色及び
濃さ等の線の各種アトリビュートを指定するデータの短
いシーケンスとして表すことができる。この線を説明す
るデータシーケンスはピクチャープロセッサへの命令が
先行し、データシーケンスのフォーマットがこれに続く
。この命令に応じて、ピクチャープロセッサはデータシ
ーケンスを処理してスクリーン上の線に含まれる各ピク
セルに対応するピクセルデータを生成する。ピクセルデ
ータを表示コントローラに送る前に、ピクチャープロセ
ッサは表示コントローラへの制御データを発生及び転送
してピクセルデータを記憶するＦＢメモリのアドレスの
計算方法を知らせる。その後、ピクチャープロセッサが
ピクセルデータを表示コントローラに転送するとき、表
示コントローラは適当なＦＢメモリアドレスを発生して
ピクセルデータをこのＦＢメモリに記憶する。

しかし、線又はその他の図形物体は表示リスト内でその
物体を表示スクリーンに直接マツピングするピクセルデ
ータとして表すこともできる。このシーケンスは制御デ
ータに先立ちシーケンスがピクセルデータであることを
示し、且つピクセルデータがストアされるＦＢメモリ内
のアドレスを示す。斯かる制御データに応じて、ピクチ
ャープロセッサは表示コントローラにピクセル及び制御
データを通過させる。この際に、表示リスト内のピクセ
ル及び制御データが、表示コントローラが必要とする形
式と略同じであれば過度の処理を必要としない、よって
、ピクチャープロセッサは制御及びピクセルデータを計
算する高級レベルの命令を含む表示リストの処理よりも
一般に短い処理時間を主にピクセル及び制御データを含
む表示リストの処理に使用する。しかし、可能な場合に
は、図形デザインソフトウェアは一般には図形物体の説
明にビットマツプピクセルデータではなく高級レベルの
命令を使用して表示リストを作成するのが一般的である
。その理由は、斯かるフォーマットは一般にコンパクト
にストアでき且つ汎用制御プロセッサの操作がより容易
であるためである。

システムによっては、多くの図形デザインの各々に別の
表示リストを維持し、これらデザインの１つ又は複数の
選択した部分（「ウィンド」）をＣＲＴスクリーン上に
同時に表示できるようにしているものもある。図形デザ
インを定義する表示がピクチャープロセッサに送られる
と、１組の命令が表示リストに加えられ、そのウィンド
が表示されること及びそのウィンドが表示されるＣＲＴ
の特定エリア（「ビューポート」）の位置を示す。

ウィンドはオペレータの命令によりスクリーン上を移動
できるのが普通であり、また１つのウィンドを別のウィ
ンドと部分的に又は完全に重ね合わせることもできる０
例えば、第１ウインドが第２ウインド上を横切り、−時
的に重なりやがて離れるときは、ピクチャープロセッサ
は両ウィンドを説明する表示リストを多数回処理し、両
ウィンドが順次高速で書き変えられ両ウィンドの円滑な
動きが出来るようにしなければならない。しかし、表示
リストが過度の処理を必要とする形式である場合には、
ピクチャープロセッサは表示コントローラに充分高速に
ピクセルデータを供給することができず、従って円滑な
ウィンドの動きが得られないと言う欠点があった。

本発明の目的は、表示リストに応じてピクチャープロセ
ッサにより発生されたピクセル及び制御データを、表示
を得るために表示コントローラへ又はメモリへの二次ピ
クセルデータイメージを得るためにプロセッサへ選択的
に導くことができる改良された図形表示システムを提供
することである。

［発明の概要］本発明の図形表示システムはコンピュータバスで相互接
続された主メモリ、制御（コントロール）プロセッサ及
びピクチャープロセッサを含んでいる。主メモリは図形
デザインを定義する一連の命令より成り、制御プロセッ
サで生成される一次表示リストをストアする。ピクチャ
ープロセッサは一次表示リストを読み込み処理して制御
データとピクセルデータとを作り表示コントローラに転
送する。表示コントローラはピクセルデータをＦＢメモ
リ内にピクセルデータアレイ（行列）状にストアして、
ストアされたピクセルイメージにて定義される表示をＣ
Ｒ７表示スクリーン上に生じる。

本発明の１つの特徴は、ピクチャープロセッサと表示コ
ントローラ間のデータ路にルーチング（バイパス）回路
を設けて、ピクチャープロセッサで得た出力データが選
択的に表示コントローラからバイパスしてコントロール
プロセッサからの命令に応じてコンピュータバス上に乗
せられるようにする。

本発明の他の特徴は、コントロールプロセッサがコンピ
ュータバスに乗せられている制御及びピクセルデータを
読んで主メモリ内に二次ピクセルイメージを発生する。

この二次ピクセルイメージは表示コントローラがピクチ
ャープロセッサの制御及びピクセルデータ出力を表示コ
ントローラに送っていたならば得られたであろうピクセ
ルイメージと似ている。

本発明の更に別の特徴は、表示を更新したいとき、コン
トロールプロセッサが主メモリにストアしているピクセ
ルデータを二次表示リストに組み込んで、一次表示リス
トでなくこの二次表示リストをピクチャープロセッサに
送ってピクセルデータを得る。この二次表示リストは一
次表示リストにより定義された図形デザインと同じであ
るが、表示コントローラにより既に略理解できる形式で
あるピクセル及び制御データから構成されている。

従って、ピクチャープロセッサは二次表示リストを一次
表示リストよりも迅速に処理できる。本発明のこの特徴
は、例えば数個の図形デザインがスクリーン上の相互に
重なっている別のウィンドに表示されるシステムにおい
て特に有効である。部分的に又は完全に重なっているウ
ィンドの二次ピクセルイメージは主メモリ内に保持して
いてもよく、またそれが基礎とする一次表示が変化した
ときのみに更新できる。ウィンドの一部が重ならなくな
ると、既にメモリ内には存在しない対応する一次表示リ
ストではなく、主メモリにストアされたピクセルデータ
をピクチャープロセッサに伝える二次表示リストを発生
及び転送することにより更新する。二次表示リストは表
示コントローラが理解できる形式と略同じ形式のデータ
を含んでいるので、ピクチャープロセッサはデータを迅
速に表示コントローラに送り、処理時間が最小であるの
で表示は迅速に更新できる。

［実施例］第１図を参照する。図形表示システム（１０）は複数の
一次表示リストをストアする主メモリ（１２）含んでい
る。各一次表示リストはスクリーン上に図形表示を生じ
る命令で構成される。一次表示リストはホストコンピュ
ータ（１７）により作られ、主メモリ（１２）に転送さ
れる。また、メモリ（１２）にストアされた図形デザイ
ンソフトウェアの制御下で制御プロセッサ（１４）によ
り変更できる。制御プロセッサ（１４）はメモリ（１２
）内の一次表示リストを変更して、ユーザインタフェー
ス回路（１６）を介してキーボード、マウス、リモート
コンピュータ及び／又はその他の入力デバイスにより制
御プロセッサ（１４）に与えたユーザ命令に応じて表す
図形デザインを変更する。主メモリ（１２）、プロセッ
サ（１４）、ユーザインタフェース回路（１６）及びホ
ストコンピュータ（１７）はコンピュータバス（１Ｂ）
を介して相互接続され、またピクチャープロセッサ（２
０）にも接続される。

主メモリ（１２）内にストアされた一次表示リストは読
み出されバス（１８）を介してピクチャープロセッサ（
２０）に入力される。ピクチャープロセッサ（２０）は
表示リストを高速で処理するように設計された専用のプ
ロセッサであって、ピクセル及び制御データを発生し、
第１０−カル表示バス（２１）、ルーチング回路（２６
）及び第２０−カル表示バス（２３）を介してビデオ表
示コントローラ（２２）へ送られる０表示コントローラ
（２２）はそれが受けるピクセルデータをＦＢメモリに
ストアする。このメモリにストアされたピクセルデータ
を用いてＣＲＴ（２４）のスクリーン上の表示を更新す
るビデオ信号を制御する。よって、図形表示システム（
１０）はデータ処理パイプラインとして動作して表示さ
れた図形デザインを更新する。パイプラインの初段は制
御プロセッサ（１４）又はホストコンピュータ（１７）
であり、この段は主メモリ（１２）内にストアする一次
表示リストを与え、パイプラインの第２段はピクチャー
プロセッサ（２０）であり、一次表示リストを処理して
制御及びピクセルデータを処理する。パイプラインの第
３段はビデオ表示コントローラ（２２）であり、ピクセ
ルデータをその内部ＦＢメモリにストアして、これに応
じて表示を制御する。また、ピクチャープロセッサ（２
０）はそれ自身内部アーキテクチャ−を有し、これによ
り一次表示リストがパイプライン状に処理される。

制御プロセッサ（１４）は汎用マイクロプロセッサであ
るのが好ましいが、ピクチャープロセッサ（２０）は専
用プロセッサであり、表示リストを高速に処理して表示
コントローラ（２２）の制御及びピクセルデータを発生
する。従来の図形表示システムでは、一次表示リストを
操作する汎用プロセッサがピクチャープロセッサ（２０
）の機能を実行するが、専用且つ特殊用途のピクチャー
プロセッサを使用することにより、表示リストからのピ
クセルデータが表示更新速度を改善する。

その理由は、専用ピクチャープロセッサは表示リストを
汎用マイクロプロセッサよりも一層高速に処理できるか
らである。更に、このシステムのパイプライン構造によ
り、制御プロセッサ（１４）が他の作業を実行している
とき同時にピクチャープロセッサ（２０）が表示リスト
の処理を行うことが出来るようになる。

表示リストはしばしば高レベル命令であって、それを表
示コントローラ（２２）に転送するのに適する制御及び
ピクセルデータに変換するのにピクチャープロセッサ（
２０）が各種の処理動作を行う必要がある。また、表示
リストは多量の処理を行う事なく既に表示コントローラ
に送ることができる形式のピクセル及び制御データに直
接変換するかも知れない、従って、ピクチャーブロセッ
サ（２０）は、大半が低レベルのピクセル及び制御デー
タを含んでいる一層表示リストを処理するのに、ピクセ
ルデータを得るため大半が高レベルの命令を含んでいる
表示データの処理に要する時間よりも短い。しかし、図
形設計ソフトウェアはしばしば高レベル命令を含む表示
リストを使用することがある。その理由は、斯かる命令
は主メモリ（１２）内に一層コンパクトにストアできる
のが普通であり且つ制御プロセッサ（１４）又はホスト
コンピュータ（１７）により一層迅速に操作でき表示リ
ストで表される図形デザインの変更を行うことができる
からである。

本発明によると、出力ルーチング回路（２６）がピクチ
ャープロセッサ（２０）と表示コントローラ（２２）間
に挿入され且つコンピュータバス（１８）に接続されて
いる。制御プロセッサ（１４）はルーチング回路（２６
）に命令してピクチャープロセッサ（２０）の制御デー
タ出力をビデオ表示コントローラ（２２）にではなく制
御プロセッサ（１４）にバス（１８）を介して戻される
。制御プロセッサ（１４）はコンピュータバス（１８）
に乗せた制御及びピクセルデータを読み主メモリ（１２
）に、制御及びピクセルデータが表示コントローラ（２
２）に送られたならば表示コントローラ（２２）内のＦ
Ｂメモリに作られたであろうピクセルイメージと同様の
ピクセルデータアレイ（「ピクセルイメージ」）を主メ
モリ（１２）に与える。その後、制御プロセッサ（１４
）は主メモリ（１２）にストアしたピクセルデータを、
同様に図形デザインを定義するが斯かるデータを作るた
めに高レベルの命令でなく直接制御及びピクセルデータ
を含んでいる「二次」表示リストと組み合わせる。この
二次表示リストが、これを作りだす元となった一層表示
リストに代わりピクチャープロセッサ（２０）に送られ
ると、ピクチャープロセッサ（２０）はこの二次表示リ
ストを迅速に処理して、それに含まれている制御及びピ
クセルデータを表示コントローラ（２２）に送ってそこ
にストアされているピクセルイメージを迅速に処理する
。

二次ピクセルイメージを主メモリ（１２）に作り且つ維
持することは例えばスクリーン上の別の、そして多くの
場合には重なりあったウィンドに複数の図形デザインを
表示する場合に有用である。

部分的に又は全体的に重なったウィンドの二次ピクセル
イメージは主メモリ（１２）内に維持でき且つこれの基
礎となる一層表示リストが変化したとき更新される。ウ
ィンドの一部が重ならなくなると、制御プロセッサ（１
４）は一次表示リストをピクチャープロセッサ（２０）
に伝える代わりに、主メモリ（１２）にストアされたピ
クセルイメージを発生してピクチャープロセッサ（２０
）に送ることにより図形表示の更新を行っても良い。

二次表示リストは殆ど表示コントローラが理解可能な形
式に既になっているピクセル及び制御データを含んでい
るので、ピクチャープロセッサ（２０）はこのデータを
迅速に最小の処理で表示コントローラに送ることができ
、その結果表示の高速更新が可能になる。更に、一次表
示リストはピクチャープロセッサ（２０）への転送のす
ぐ前に一時的に主メモリ（１２）にストアでき、またそ
の後に他のデータで書込みをしても良い。二次ピクセル
イメージの維持及びそれからの二次表示リストの発生は
、ウィンドが覆われなくなったときホストコンピュータ
（１７）から一次表示データを得る必要をなくする。

また、二次ピクセルイメージは、時々変更されるが、デ
ザインが常にＣＲＴ（２４）上に表示されてはいない一
層データで定義される図形デザイン用の主メモリ（１２
）に維持しても良い。一次表示リストが更新される毎に
、それはピクチャープロセッサ（２０）に転送されるが
、ルーチング回路（２６）がピクチャープロセッサ（２
０）の出力を、表示コントローラ（２２）に送る代わり
に、制御プロセッサ（１４）に回送し、且つ制御プロセ
ッサが表示の二次ピクセルイメージを主メモリ゛（１２
）に維持する。その後、制御プロセッサ（１４）はピク
チャープロセッサ（２０）に（二次ピクセルイメージの
基礎となる一層表示リストを与えるのでなく）二次ピク
セルイメージを伝える二次表示リストを与えることによ
りデザインの迅速な表示を行うことができる。

第２図は第１図のルーチング回路（２６）の詳細ブロッ
ク図である。ローカル表示バス（２１）は一連のデータ
ビットと書込み信号をルーチング回路（２６）内のレジ
スタ（３０）に送り、またルーチング回路（２６）から
のＷＡＩＴ（待ち）信号をピクチャープロセッサ（２０
）に戻す。レジスタ（３０）はローカル表示バス（ＬＤ
Ｂ）制御回路（３２）からＬＯＡＤ信号を受けてイネー
ブルされる。このＬ　Ｄ　Ｂ　ｆＩＩ御回路（３２）は
バス（２３）にデータを受ける準備が完了しているとき
バス（２３）を介して表示コントローラからＲＥＡＤＹ
　（待ち受け）信号を受ける。ＬＤＢ制御回路（３２）
はＲＥＡＤＹ信号がアサートされた後連続してＬＯＡＤ
信号をアサートしバス（２１）上のデータがレジスタ（
３０）内にロードされるようにする。レジスタ（３０）
内のデータのＷＲＩＴＥビットはＬＤＢ制御回路（３２
）への入力として供給される。ＷＲＩＴＥビットがセッ
トされて有効なデータがローカル表示バス（２１）上に
あることを示せば、ＬＤＢ制御回路（３２）はＬＯＡＤ
信号をデアサートしてレジスタ（３０）が最早入力イネ
ーブルされていないことを示す。

次に、ＴＤＢＩｌｊｗＡ１３　（３２）　はＷＲＩＴＥ
（ｌをバス（２３）を介して表示コントローラに送り、
有効なデータがバス（２３）上にあることを示す。

それにより、表示コントローラはＲＥＡＤＹ信号をデア
サートしてバス（２３）上のデータを読み且つ処理する
。そして、後で更にデータを受ける準備ができるとＲＥ
ＡＤＹ信号を再度アサートする。マタ、ＬＤＢｖＪｉｉ
１回路（３２）　テ発生さレタＬＯＡＤ信号はバッファ
（３４）に入力として印加して、これがＷＡ　Ｉ　Ｔ信
号出力となってピクチャープロセッサ（２０）に送られ
る。ＬＯＡＤ信号がデアサートされると、ＷＡＩＴ信号
はピクチャープロセッサ（２０）に対してバス（２１）
上に新たなデータを乗せないよう命じる。ＬＯＡＤ信号
がその後にアサートされると、ＷＡ　Ｉ　Ｔ信号がピク
チャープロセッサ（２０）に対してバス（２１）上にも
っとデータを乗せられる事を告げる。もしピクチャープ
ロセッサ（２０）がバス（２１）に送るデータを有しな
いときは、ＷＲＩＴＥビットをリセットして有効なデー
タがバス上にないことを示す。

第１図の制御プロセッサ（１４）はルーチング回路（２
６）がデータを表示コントローラに送るかコンピュータ
バス（１８）を介して制御プロセッサに戻すかを決定す
る。更に、ルーチング回路（２６）はバスインターフェ
ース回路（３６）を含み、コンピュータバス（１８）上
に乗せた１１０空きアドレスをデコードして制御レジス
タ（３８）がアドレスされたときコンピュータバス（１
８）上のデータを制御レジスタ（３８）にストアし、且
つこのコンピュータバス（１８）上の命令をデコードす
る。制御レジスタ（３８）内にストアされたＥＮＡＢＬ
ＥビットはＬＤＢ制御回路（３２）に供給され、ＥＮＡ
ＢＬＥビットがセットされるとルーチング回路（２６）
はデータをコンピュータバス（１８）に迂回させる。ま
た、このインターフェース回路（３６）はバス（１８）
上の制御信号によりバッファ（３９）を出力イネーブル
し、出力イネーブルされるとこのバッファ（３９）はレ
ジスタ（３０）内のＤＡＴＡビット及びバスインタフェ
ース回路（３６）により作られたＶＡＲＩ　Ｄビットコ
ンピュータバス（１８）に送る。レジスタ（３０）内の
ＷＲＩＴＥビットはバスインタフェース回路（３６）へ
入力として供給され、ＶＡＬＩＤ（有効）ビットをセッ
トしてＷＲｒＴＥビットの状態を指示する。

ＥＮＡＢＬＥビットをセットすると、ＬＤＢ制御回路（
３２）は表示コントローラからのＲＥＡＤＹ信号を無視
してＷＲＩＴＥ信号が表示コントローラにアサートする
のを禁止して、表示コントローラはバス（２３）上のデ
ータを読みとらないようにする。その代わり、レジスタ
（３０）内にストアされたデータ及びＶＡＬ　Ｔ　Ｄビ
ットを、バッファ（３９）が出力イネーブルされたとき
コンピュータバス（１８）上に乗せられ、バス（１８）
上の信号により制御プロセッサがコンピュータバス上の
データを読んだ事を示すとき、インタフェース回路（３
６）はＲＥＡＤＹ信号をＬＤＢ制御回路（３２）に送る
。ＬＤＢ制御回路（３２）はバス制御回路（３６）によ
り作られたＲＥＡＤＹ信号に応じてＬＯＡＤ信号を、表
示コントローラからのＲＥＡＤＹ信号に応じてＬＯＡＤ
信号を制御する場合と同様に制御する。

よって、ＥＮＡＢＬＥビットがセットされなければ、ル
ーチング回路（２６）はバス（２１）上のデータをバス
（２３）を介して表示コントローラに送り、ＷＲＩＴＥ
信号をアサートして表示コントローラがバス（２３）上
のデータを受は取るようにする。他方、ＥＮＡＢＬＥビ
ットがセットされると、ルーチング回路（２６）はバス
（２１）上のデータをコンピュータバス（１８）を介し
て第１図の制御プロセッサ（１４）に送る。ルーチング
回路（２６）の動作モードは制御レジスタ（３８）にス
トアされバス（１８）上に供給された制御データを介し
て制御プロセッサ（１４）により制御される。

第３図はデータ流れ線図であって、第１図の制御プロセ
ッサ（１４）がピクチャープロセッサ（２０）及びルー
チング回路（２６）と協同して行う各種ソフトウェアの
処理及び機能を示す。第３図において、処理は円内に示
し、機能は角を丸（した長方形内に示し、第１図の主メ
モリ（１２）内にストアしたデータのブロックは角が直
角の長方形内に示している。データ又はメツセージの流
れの向きは実線の矢印で示し、また主メモリ（１２）内
の１つのメモリアドレスから他のメモリアドレスへのポ
インタの向きは、点線の矢印で示している。

第１図の制御プロセッサ（１４）は、メツセージにより
相互に通信する、同時複数処理型のものであるのが好ま
しい。各一次表示リスト（４０）はマスク制御処理（４
８）により主メモリ内にストアされ、この一次表示リス
トは一層表示リストを作るために図形デザインソフトウ
ェアを実行するか第１図のホストコンピュータ（１７）
から一次表示リストを得る表示リスト処理（４２）によ
り与えられる。表示リスト処理（４２）はマスク制御処
理（４８）に命じて一層表示リストをピクチャープロセ
ッサＰ、　Ｐ、　　（２０）に転送させても良い。マス
ク制御処理（４８）はピクチャープロセッサで実行され
る命令を含む表示リスト命令キュー（４４）を維持する
表示リスト命令キュー制御機能（５０）を呼ぶ。ピクチ
ャープロセッサはキュー（４４）の命令をストアされた
順序でアクセス及び実行する。この命令キュー（４４）
は命令をストアするため残しておいた主メモリ内の隣接
する一連のアドレスより構成されている。このキューに
新しい一連の命令を加えたいが、新たな命令を保持する
ためこのキューに残しておいたアドレス空間の末尾近く
に充分なスペースがないとき、このキュー制御機能はキ
ューの最後の命令として「ジャンプ」命令を加えてピク
チャープロセッサをキューの初めに戻すように指示する
。そこで、この機能はキューの頭の充分量の命令がピク
チャープロセッサで実行されるまで待って、先に実行し
た命令を新たな命令セットのキューの初めに書く。

一層表示リストをピクチャープロセッサに「転送」する
ため、マスク制御処理（４８）はキュー制御機能（５０
）を呼び出し、それに表示リストのアドレス及び長さに
関する情報を供給する。このキュー制御機能（５０）は
キュー（４４）に−連の命令を加え、主メモリ内の一層
表示リストの開始アドレスを示し、表示リストの長さを
示し、ピクチャープロセッサにそのアドレスから開始す
る表示リストを読み込むよう告げる。この命令セットに
到達すると、ピクチャープロセッサは表示リスト内の命
令及びデータを順次読み且つ処理し、表示リスト命令キ
ュー（４４）内の命令の読み込み及び実行をする。キュ
ー制御１１１ｍ能（５０）により、表示リストの読取り
の命令の後命令キュー内に置かれた次の命令は、「直ち
に移動」命令（ＰＰ−Ｍｌ）であり、ピクチャープロセ
ッサに対して制御ブロック（５６）内で、制御データ、
フラグ及びピクチャープロセッサコマンドのために残し
ておいた主メモリのアドレス空間の一部にＬＡＳＴ　　
５ＴＯＰポインタをストアするよう告げる。

このＬＡＳＴ　　５ＴＯＰポインタはＰＰ−Ｍｌ命令に
続く次の命令のアドレスを示す。この次の命令は「停止
」命令（ＰＰ−３）であり、ピクチャープロセッサに命
令キュー（４４）から命令を読むのを停止して制御ブロ
ック（５６）内に５ＴＯＰＰＥＤフラグをセットするこ
とを告げる。

キュー制御機能（５０）は「表示リスト命令キューの終
わりＪ　　（ＥＤＬＱ）ポインタを制御ブロック（５６
）内にストアし、それがストアした最後の命令（即ちＰ
Ｐ−３命令）のアドレスを示す。

命令キューに新たな命令を加える前に、キュー制御機能
（５０）はＥＤＬＱ及びＬＡＳＴ　　５ＴＯＰＰＥＤポ
インタをチエツクして新たな命令を加える開始アドレス
を決定し、且つキューの初め又は終わりに命令を加える
余地があるか否かを決定する。ピクチャープロセッサは
表示リストの処理を終わる毎にＬＡＳＴ　　５ＴＯＰＰ
ＥＤポインタをリセットするので、このポインタは表示
リスト命令キュー内のどの位置までピクチャープロセッ
サが進んだかを示す。キュー内に命令を加える余地があ
るとポインタが示すと、先に述べたＰＰ−Ｍｌ及びＰＰ
−３と共にキュー制御機能（５０）はそれをキューに加
える。また、この機能（５０）は「表示リスト命令キュ
ーの新しい終わりＪ　　（ＮＥＤＬＱ）ポインタをセッ
トして、このキューに加えた最後の命令（ｐｐ−ｓ）の
メモリアドレスを示す。また、ＮＥＤＬＱポインタは制
御ブロック（５６）内にも含まれる。

しかし、キュー制御機能（５０）はＥＤＬＱポインタの
更新を未だ行っていない。その代わり、機能（５０）は
ＥＤＬＱポインタをチエツクして以前はキューの末尾に
あったＰＰ−３命令のアドレスを決定し且つその命令に
「ノーオペレーションＪ　　（Ｎｏ−ＯＰ）命令を書く
。この命令はピクチャープロセッサに停止することなく
キューから命令を読み続けるように指令する。次に、制
御機能（５０）は５ＴＯＰＰＥＤフラグをチエツクして
ピクチャープロセッサが実際に停止したか否かを決定す
る。もし停止していれば、キュー制御機能が５ＴＯＰＰ
ＥＤフラグをリセットして制御ブロック（５６）内の５
ＴＡＲＴポインタを一番最後に加えた命令の前にあるＮ
ｏ−０Ｐ命令のアドレスであるＥＤＬＱにセットする。

次に、このキュー制御機能（５０）は５ＴＡＲＴ指令を
制御ブロック（５６）内に入れ、割り込みをコンピュー
タバスを介してピクチャープロセッサに転送する。

この割り込みに応じて、ピクチャープロセッサは制御ブ
ロック内の５ＴＡＲＴ指令を読む。この命令はピクチャ
ープロセッサに対して制御ブロック（５６）内の５ＴＡ
ＲＴポインタにより示されるアドレスから始まる表示リ
スト内の命令を読ませる。その後、キュー制御機能（５
０）はＥＤＬＱポインタをＮＥＤＬポインタにセットし
てこのキューの最後の命令のアドレスを示すＮＥＤＬＱ
ポインタにセットして終了する。

マスク制御処理（４８）は矩形リス）（５１）を維持す
る。このリスト（５１）は各一次表示リスト（４０）に
より表される各種図形デザインのどの部分をＣＲＴスク
リーン上のウィンドに表示するか、スクリーン上の各ウ
ィンドの位置及びウィンドの重なっている程度を示す情
報を含む各種図形デザイン表示に関する情報を含んでい
る。表示リスト処理（４２）がメツセージにより一層表
示リスト（４０）を命令キューに送りたいと示せば、マ
スク制御処理（４８）は表示リストを修正して矩形リス
ト（５１）から得た命令を含むようにする。例えば、ピ
クチャープロセッサに対してデザインの一部を表すビク
セルデータが指定されたうインドの外にあるか他のウィ
ンドで覆われたウィンドの一部のビクセルデータが表示
コントローラに送られないことを告げる。次に、マスク
制御処理（４８）は表示リスト命令キュー制御機能を読
んで一層表示リストを命令キュー内の命令を介してピク
チャープロセッサに送る。その後ピクチャープロセッサ
が表示リストを処理するとき、ピクチャープロセッサは
ビクセルデータをウィンド内に含まれない又は他のウィ
ンドで覆われたグラフィックデータの部分を定める表示
コントローラに送ることを禁止する。

また、マスク制御プロセッサ（４８）は第１図のルーチ
ング回路（２６）の動作モードを選択し、これによりピ
クチャープロセッサ（２０）の出力をコンピュータバス
（１８）又は表示コントローラ（２２）に送る。このル
ーチング回路の動作モードを切り替えるには、マスク制
御回路（４８）がキュー制御機能（５０）を呼び出し、
それにルーチング回路がデータを表示コントローラに送
るかコンピュータバスに送るかを示すアーギュメントを
送る。また、このアーギュメントはピクチャープロセッ
サの出力をコンピュータバスに回送する場合には更新さ
れる特定の二次ピクセルイメージの主メモリアドレス及
び大きさも示す。

ピクチャープロセッサのデータ出力のルーチングの変更
があるときは、キュー制御機能（５０）が主メモリ内に
第１図の制御プロセッサ（１４）により実行される命令
を含む「応答」ブロック（５４）をセットアツプする。

この動作は例えばルーチング回路の動作モードの切替え
であり、その後ピクチャープロセッサ（２０）は割り込
みを第１図に示す割り込み線（１５）を介して制御プロ
セッサに割り込みを送る０次に、キュー制御機能（５０
）は特定の命令群を表示リスト命令キュー（４４）に、
上述した如く表示リストを読むための命令を付加すると
きと同様方法で加える。ピクチャープロセッサ（２０）
がパイプライン型内部構造の場合には、いつでも２以上
の表示リスト命令の処理に従事してもよい、ルーチング
回路（２６）の切替え前にピクチャープロセッサパイプ
ライン内の総ての命令が必ず実行されるようにするため
に、第３図のキュー制御機能（５０）が命令キュー（４
４）内に入れる最初の命令がＰＰ−ＲＲであって、キュ
ーから別の命令を得る前に現在パイプライン内にある総
ての命令をピクチャープロセッサが完全に完了させるよ
うにする。

キュー内の次の命令は直ちに移動（ＰＰ−Ｍり命令であ
り、ピクチャープロセッサに対してブロック（５４）に
応じてＩＮＴＥＲＲＵＰＴＥＤフラグを立てるよう告げ
る（このフラグの目的は後述する）。その後、キュー内
の割り込み命令（ＰＰ　−１）　ｆＪ＜ピクチャープロ
セッサに対して第１図の割り込み線（１５）を介して制
御プロセッサに割り込みをかけるよう告げる。この割り
込み命令の後、別のＰＰ−Ｍｌ命令がピクチャープロセ
ッサに対して、ブロック（５６）内のＬＡＳＴ　　５Ｔ
ＯＰポインタに応じて次のキューアドレスをストアさせ
る。キュー制御機能により命令キューに供給した最後の
命令は停止命令（ＰＰ−３）であり、ピクチャープロセ
ッサに対して表示リスト命令キューへのアクセスを停止
するよう告げ、且つ制御ブロック（５６）内に５ＴＯＰ
ＰＥＤフラグを立てる。

ピクチャープロセッサにより命令キュー（４４）内の割
り込み命令ＰＰ−１に応じて制御プロセッサに送られた
割り込み信号は、割り込みサービスルーチン（ＰＰ−１
ｓＲ）（６２）に対して割り込みサービス処理（ＰＰ−
ＩＳＰ）（６４）の目を覚ますように告げる。割り込み
サービス処理（６４）は、主メモリ内にストアされてい
るかも知れない総ての応答ブロックをチエツクして、セ
ットされているＩＮＴＥＲＲＵＰＴフラグを含むブロッ
クを見つける。この場合、キュー制御機能（５０）でセ
ットされた特定の応答ブロック（５４）内でＩＮＴＥＲ
ＲＵＰＴフラグをセットした後、ピクチャープロセッサ
が割り込みを発生した。ブロック（５４）に応じて割り
込みフラグを検出すると、割り込みサービス処理（６４
）がこの応答ブロック内に含まれていた命令を読み且つ
実行する。そして、これら命令は表示コントローラエミ
エレーション処理ＤＣＥＰ　（６６）にメツセージを送
るよう告げる。

エミュレーション処理（６６）は主メモリ内に１以上の
二次ピクセルイメージ（６８）を維持し、また第１図及
び第２図のルーチング回路（２６）の動作モードを制御
する。エミュレーション処理（６６）に送ったメツセー
ジはピクチャープロセッサのデータ出力をコンピュータ
バスに回送するべきか否かを示す。もし、このメツセー
ジが斯かる回送を示せば、それはまたどの二次ピクセル
イメージ（６８）を、コンピュータバスに回送された制
御及びピクセルデータにより更新するかを示す。入力Ｅ
ＮＡＢＬＥメツセージに応じて、エミュレーション処理
（６６）はコンピュータバス（１８）を介して第２図の
ルーチング回路（２６）に命令を送りルーチング回路（
２６）が制御レジスタ（３８）内にＥＮＡＢＬＥビット
をセットしてルーチング回路（２６）がデータを表示コ
ントローラでな（コンピュータバスに送るようにする。

次に、このエミュレーション処理（６６）はＥＮＡＢＬ
Ｅメツセージをキュー制御機能（５０）に送りルーチン
グ回路（２６）によりコンピュータバス上の制御及びピ
クセルデータを読み始め、且つそれが読むデータに従っ
てＥＮＡＢＬＥメツセージにより指定された特定の二次
ピクセルイメージを更新する。

キュー制御機能（５０）がＥＮＡＢＬＥＤメツセージを
受けると、それは受は取ったメツセージをマスク制御処
理（４８）に戻し、マスク制御処理が表示リストを表示
リストキューを介してピクチャープロセッサに送るよう
にする。その後、ルーチング回路（２６）の動作モード
が変えられるまで、これら表示リストによりピクチャー
プロセッサが作るピクセル及び制御データは表示コント
ローラではなく表示コントローラエミュレーション処理
（６６）に送られる。これによりエミュレーション処理
は主メモリ内の二次ピクセルイメージ（６８）を更新で
きる。

他方、応答ブロック（５４）が割り込みサービス処理（
６４）に対してＤＩＳＡＢＬＥメツセージをエミュレー
ション処理（６６）に送るよう告げると、エミュレーシ
ョン処理（６６）は第２図のレジスタ（３８）内のＥＮ
ＡＢＬＥビットをリセットしてルーチング回路（２６）
がその後データをコンピュータバス（１８）でなく表示
コントローラに回送し始めるようにする。また、エミュ
レーション処理（６６）はＤＩＳＡＢＬＥＤメツセージ
をキュー制御機能（５０）に送りキュー制御機能の指示
をマスク制御処理に戻るようにしてピクセル及び制御デ
ータのコンピュータバス（１８）への回送がディスエー
ブルされたことを示す。その後、マスク制御処理は表示
リストをピクチャープロセッサに送り、ルーチング回路
（２６）の動作モードが再度変更されるまで、ピクチャ
ープロセッサが作るピクセル及び制御データは表示コン
トローラに送られる。表示コントローラエミュレーショ
ン処理（６６）はエラーメツセージを、割り込みサービ
ス処理がＤＩＳＡＢＬＥメツセージを送るときはキュー
制御機能（５０）に、またコンピュータバスへのピクセ
ルデータの回送が既にディスエーブルされるときは処理
（６６）に送る。キュー制御機能（５０）は終了すると
マスク制御処理（４８）にエラー表示を戻す。

一次表示リス）　（４０）に対応する二次ピクセルイメ
ージ（６８）が対応する一次表示リストの現在状態を反
映する限り維持され且つ更新されるとき、マスク制御処
理（４８）は主メモリ内に二次ピクセルイメージにスト
アされたピクセルデータを参照する二次表示リストを形
成しストアできる。次に、マスク制御処理はキュー制御
機能（５０）を呼びピクチャープロセッサに二次表示リ
ストを送り表示リスト命令キュー（４４）をそれがピク
チャープロセッサに一次表示リストを送るためにそのキ
ューを使用するのと同様方法で使用する。このマスク制
御処理は、矩形リスト（５１）の変化がＦＢメモリ内の
一層ピクセルイメージの変化を必要とすることを示すと
き、これを行う。この例は、表示されたウィンドの移動
、その大きさの変更又は覆われているウィンドの一部の
変更である。ピクチャープロセッサは二次表示リストを
、それが一次表示リストを処理できるよりも一層迅速に
処理できるので、表示コントローラ内のＦＢメモリは一
層早く更新することができることとなる。

第４図は第３図のキュー制御機能（５０）をソフトウェ
アで実行する場合の流れ図である。ステップ（７０）か
ら始める。もしマスク制御処理からキュー制御機能を呼
ぶコールにキュー制御機能がコンピュータバスへのピク
セルデータの回送をイネーブル又はディスエーブルする
ことを示すア−ギュメントを含んでいれば、このキュー
制御機能は第３図の応答ブロック（５４）をセットアツ
プする（ステップ（７２））。ステップ（７０）の後又
はこれを実行済であればステップ（７２）の後、キュー
制御機能は第３図の制御ブロック（５６）内のＥＤＬＱ
及びＬＡＳＴ　　５ＴＯＰＰＥＤポインタを読み、この
キューに加える命令数及びＥＤＬＱＯ値に基づいて、こ
の機能は命令キューの最後の命令のアドレスＮＤＬＥＱ
がどこに当たるかを計算する（ステップ（７４））。Ｎ
ＥＤＬＱ及びＬＡＳＴ　　５ＴＯＰＰＥＤの値から、キ
ュー制御機能はこのキューには命令を加えるための充分
な余地があるか否かを決定する（ステップ（７６））。

もし余裕がなければ、この機能はピクチャープロセッサ
がキュー内の命令を充分に実行して新たな命令を保持す
るために必要なスペースかあ（までＬＡＳＴ　　５ＴＯ
ＰＰＥＤの値をチエツクし続ける。この点で、キュー制
御機能はキューに新たな命令を加える。この命令にはピ
クチャープロセッサをキューアドレス空間の前に導（必
要があればジャンプ命令を含み、また直ちに移動（ＰＰ
−Ｍｌ）及び停止（ＰＰ−３）命令を含む（ステップ（
７８））。次に、Ｎｏ−ＯＰ命令のあるＥＤＬＱポイン
タで指示されたアドレスに前の停止命令ＰＰ−３を書き
（ステップ（８０））、第３図の制御ブロック（５６）
内の５ＴＯＰＰＥＤフラグをチエツクしてピクチャープ
ロセッサが実際に停止したか否かを決定する（ステップ
（８２））。もし停止していれば、この機能は５ＴＡＲ
ＴポインタをＥＤＬＱの値にセットして新たな命令セッ
トの最初の命令のアドレスを示しくステップ（８４））
ＳＴＡＲＴ指令を制御ブロックにストアしくステップ（
８５））且つピクチャープロセッサに割り込みをかける
（ステップ（８６））。

ステップ（８６）の後又はピクチャープロセッサが停止
していなければステップ（８２）の後、キュー制御機能
はＥＤＬＱの値をＮＥＤＬＱと等しくセットする（ステ
ップ（８７））。もしこの機能がピクセルデータ回送の
切替えを要求されると（ステップ（８７））、第３図の
表示制御エミュレーション処理（６６）からのＥＮＡＢ
ＬＥＤ。

ＤＩＳＡＢＬＥＤ又はＥＲＲＯＲメツセージを待ち（ス
テップ（８９））、いつ及びどのようにピクセル回送が
切り変えられたか又はエラーが起こったかを指示する。

その後、この機能はメツセージをマスクコントローラが
受けた指示に戻る。もしこの機能がピクセルデータの回
送のスイッチングを要求しなかったなら（ステップ（８
Ｂ））、この機能は単に復帰してその動作を完了したこ
とを示す。

第５図は第３図の表示コントローラエミュレーション処
理（６６）の動作を示す流れ図である。

システム起動時に、この処理は割り込みサービス処理か
らのＥＮＡＢＬＥ又はＤＩＳＡＢＬＥメツセージを待ち
受ける（ステップ（９０））。ピクチャープロセッサか
らコンピュータバスへのピクセルデータの回送は最初デ
ィスエーブルされ、もしメツセージがイネーブルされな
いと（ステップ（９２））、この処理はエラーメツセー
ジをキュー制御機能に送り（ステップ（９４））且つス
テップ（９０）に戻るようにしなければならない。

もし受けたメツセージがＥＮＡＢＬＥであれば、第２図
の制御レジスタ（３８）内にＥＮＡＢＬＥビットをセッ
トしくステップ（９６））、ＥＮＡＢＬＥＤメツセージ
をキュー制御機能に送る（ステップ（９Ｂ））。次に、
表示コントローラエミュレーションルーチンが呼ばれ（
ステップ（１００））、主メモリ内に維持されていた特
定の二次ピクセルイメージの開始アドレス及び大きさの
アーギュメントを供給する。このピクセルイメージアド
レスはステップ（９０）で受けたメツセージで指定され
る。このエミュレーションルーチンはルーチング回路（
２６）によりコンピュータバスに乗せた制御及びピクセ
ルデータを読み且つ指定された二次ピクセルイメージを
これに応じて更新する。その後（ステップ（１０２））
、この処理は割り込み処理により別のＥＮＡＢＬＥ又は
ＤＩＳＡＢＬＥメツセージが送られたか否かをチエツク
する。もし送られていなければ、エミュレーションルー
チンが再度呼ばれ（ステップ（１００））、コンピュー
タバス上の別のデータを取り込み且つ処理する。しかし
、もしＥＮＡＢＬＥメツセージを受けると（ステップ（
１０４））、この処理はステップ（９Ｂ）に戻りキュー
制御機能に別のＥＮＡＢＬＥメツセージを送る。もしス
テップ（１０２）でＤＩＳＡＢＬＥメツセージを受ける
と、エミュレーション処理はステップ（１０２）及び（
１０４）から（１０６）に流れ、ここで処理はルーチン
グ回路の制御レジスタ内のＥＮＡＢＬＥビットをリセッ
トしてコンピュータバスへのデータの回送をディスエー
ブルする。また、エミュレーション処理はＤ　Ｉ　５Ａ
ＢＬＥＤメツセージをキュー制御機能に送る。その後、
このエミュレーション処理はステップ（９０）に戻り別
のメツセージを待ち受ける。

第５図のステップ（１００）で呼ばれたエミュレーショ
ンルーチンの性質はそれがエミュレートする第１図の表
示コントローラ（２２）の性質に依存する。本発明の好
適実施例によると、第１図のピクチャープロセッサ（２
０）は、表示コントローラにピクセルデータのシーケン
スを送り、各ピクセルデータのシーケンスには、そのシ
ーケンスの最初のピクセルデータ素子がＦＢメモリにス
トアされる表示コントローラ内のＦＢメモリの開始アド
レスを伝える制御データが先行する。また、制御データ
はピクセルデータの順次の素子のために最初のアドレス
をいかに増加又は減少するかを指示すると共に、ストア
する前にピクセルデータをいかに変更できるかを指示す
る。

ＦＢメモリのアドレス制御（アドレシング）は二次元Ｘ
Ｙ行列に編成され、各アドレスはＸ及びＹ成分を有する
。第１図のＣＲＴ（２４）のスクリーン上の表示は対応
するピクセルのＸＹ行列により形成され、アドレス（Ｘ
、Ｙ）にストアされたピクセルデータはスクリーン上の
点（ＸＳＹ）におけるピクセルの表示アトリビュートを
制御する。開始アドレスのＸ成分はＸアドレスカウンタ
内にロードされ、また開始アドレスのＹ成分はＹアドレ
スカウンタにロードされる。各カウンタは開始アドレス
Ｘ及びＹ成分から、表示コントローラがピクセルデータ
シーケンスの別の素子を受ける毎にカウントアツプ又は
ダウンしても良い、カウンタの出力は、ピクセルデータ
素子がそこにストアされる際のＦＢメモリのアドレス制
御をする。

各カウンタの計数方向はアドレス制御データで制御され
る。このアドレス制御データは、制御データが表示コン
トローラ内のアドレス制御レジスタ内にロードされるピ
クセルデータシーケンスに先行する。また、シーケンス
の各ピクセルデータ素子に付随する別のアドレス制御ビ
ット（ＩＮＨＩＢＩＴビット）はカウンタの１つが計数
するのを禁止してアドレスのＸ又はＹのいずれか一方の
みが増減するようにしても良い。禁止されるものは前も
ってストアされたアドレス制御データにより決定される
。

表示コントローラに送られたピクセルデータの各シーケ
ンスは単一ピクセル又は複数ピクセルの線を表し、点（
ＸＳＹ）のピクセルからＣＲＴスクリーン上の任意の方
向に延びることができる。

各アドレスカウンタの計数方向はシーケンスの各ピクセ
ルデータ素子がストアされる前にＦＢメモリが変化する
仕方を制御し、ＦＢメモリアドレスのＸ及びＹ部分はピ
クセルデータと共に送られるアドレス制御データ及びＩ
ＮＨＩＢＩＴビットにより増減又は不変に制ａ６れ、ス
トアされたピクセルデータはスクリーン上で指定された
開始点（ｘＳｙ）から適当な方向に延びるピクセルの線
を制御する。

表示コントローラはピクセルデータがＦＢメモリにスト
アされる前にピクセルデータにつき各種の論理及びマス
キング動作を行う回路を含んでいる。斯かる動作は例え
ばピクセルデータ素子の各ビットが表示の別の「層」を
制御するとき有用である。ＦＢメモリにストアする前に
入力ピクセルデータ素子の種々のビットをマスキングす
ることにより、表示の種々の層の表示を禁止する（消す
）ことができる。ピクセルデータシーケンスの各素子の
論理及びマスキング回路により行われる特定の動作はピ
クセルデータシーケンスの転送前にピクチャ−プロセッ
サにより送られた、表示コントローラ内の制御レジスタ
にストアされた制御データにより制御される。

第６図は第５図のステップ（１００）で呼び出されるル
ーチンの動作を示す流れ図であり、これはピクチャープ
ロセッサにより作られた出力データからピクセルイメー
ジの形成に関し表示コントローラ（２２）の動作をエミ
ュレートする。ステップ（１１０）から始めると、この
ルーチンは現在コンピュータバス上にあるデータを読み
、且つ第２図のインピーダンス回路（３６）により供給
されたＶＡＬ　Ｉ　Ｄビットをチエツクしてこのデータ
が有効か否かを決定する（ステップ（１１２））。

このデータが有効でなければ、ルーチンは終了する。も
しバス上のデータが有効であれば、データがアドレス情
報であるか否かを示すＡＤＤＲＥＳＳ−ＣＹＣＬＥビッ
トをステップ（１１４）でチエツクする。もし入力デー
タにアドレス情報があれば、ステップ（１１６）でＭＥ
ＭＯＲＹ−３ＰＡＧＥビツトをチエツクする。セットさ
れないと、ＭＥＭＯＲＹ−３ＰＡＧＥビツトはコンピュ
ータバス上の入力データが表示コントローラ内の制御レ
ジスタのアドレスを有し、これに続くピクセルデータに
ついて実行される論理又はマスキング動作の性質を制御
するデータをストアする。その場合、ＭＥＭＯＲＹ−３
ＰＡＧＥフラグが偽にセットされ（ステップ（１１７）
）、入力データに含・まれるレジスタアドレスがストア
される（ステップ（１１Ｂ））。或いは、ＭＥＭＯＲＹ
−３ＰＡＧＥビツトがセットされると、それは入力デー
タが後続するピクセルデータシーケンスのｘＹ開始アド
レスを伝え且つＦＢメモリが増加される方法を制御する
データを伝えることを示す。この場合、このルーチンは
ＭＥＭＯＲＹ−３ＰＡＧＥフラグを真にセットしくステ
ップ（１１９））、開始ＸＹアドレス及び制御データを
ストアする（ステップ（１２０））。

もしＡＤＤＲＥＳＳ−ＣＹＣＬＥビットがセットされな
いと（ステップ（１１４））、入力データはピクセルデ
ータ又はピクセルデータの論理動作を制御するデータを
含んでいる。その場合、ＭＥＭＯＲＹ−３ＰＡＧＥフラ
グをチエツクして（ステップ（１２２）Ｌもしこのフラ
グが偽であれば入力データはピクセルデータのマスキン
グ又は論理動作を制御する制御データを伝える。従って
、ステップ（１１８）で最後にストアされた制御レジス
タアドレスがデコード（復号）され（ステップ（１２４
））入力データに含まれている特定の制御データを決め
、且つ制御データがストアされ（ステップ（１２６））
入力ピクセルデータの後続動作の制御に使用する。

もしＭＥＭＯＲＹ−３ＰＡＧＥフラグが真であれば（ス
テップ（１２２））、入力データがピクセルデータであ
り、ストアされたＸＹ用ＦＢメモリのアドレスがステッ
プ（１２０）で最後にストアされたアドレス制御データ
及び入力ピクセルデータに含まれる上述したＩＮＨＩＢ
ＩＴビットに応じて適切に更新されたことを示す。この
ピクセルデータはステップ（１２６）でストアした論理
及びマスキング制御データにより指示される方法で任意
にマスクするかその他変更しても良い（ステップ（１２
６））。また、その後主メモリの現在ストアされたＸＹ
アドレスに対応する（必ずしも同じでなくても良い）ア
ドレス内の二次ピクセルイメージに加えられる（ステッ
プ（１３２））。

ステップ（１２８）で更新されたＸＹアドレス′は、更
新される特定の二次ピクセルイメージ用に予約していた
主メモリスペースの部分にマツピングされる。この特定
の二次ピクセルイメージはエミュレーションルーチンが
呼ばれたときバスされたアーギュメントにより指定され
る。ステップ（１１８）、（１２０）、（１２６）又は
（１３２）のいずれかの後で、このルーチンはステップ
（１１０）に戻りコンピュータバスに現れる次のデータ
の読み込み及び処理を開始する。

よって、第６図から判る如く、エミュレーションルーチ
ンが呼ばれる毎に、無効データに出会うまでコンビエー
タバス上のデータを読み且つ処理し続ける。有効データ
を読む毎に、そのデータ又は情報がいかなるデータを伝
えるかを示すフラグに含まれているビットは決定ステッ
プ（１１２）、（１１４）、（１１６）及び（１２２）
で検査され、これらステップはルーチンを正しい動作に
向かわせる。第６図に示すエミュレーションルーチンは
第１図の表示コントローラ（２２）の好適実施例のエミ
ュレーションを意図するものであるが、エミュレーショ
ンルーチンの性質はピクセル及び制御データの符号化方
法が異なる他のピクチャープロセッサ及び表示コントロ
ーラについても容易に変更できよう。

以上、本発明の図形表示装置を好適実施例に基づき説明
したが、本発明は斯かる実施例のみに限定するべきでは
なく、その要旨を逸脱することなく種々の変形変更が可
能であること当業者には容易に理解できよう。例えば、
好適実施例では制御プロセッサ（１４）は二次ピクセル
イメージをルーチング回路（２６）を介してピクチャー
プロセッサ（２０）の出力に応じて更新しているが、専
用の命令プロセッサを用いてその機能を実行し、制御プ
ロセッサが同時に他の動作を行うことができるようにす
ることも可能である。この専用プロセッサは制御プロセ
ッサ（１４）と同様にコンピュータバス（１８）に接続
してもよく、或いはルーチング回路（２６）とバス（１
８）間のデータバスに挿入して二次ピクセルイメージを
ストアするため付加メモリにアクセスできるようにして
も良い。斯かる変更例では、この付加プロセッサはピク
チャープロセッサから制御及びピクセルデータを受けて
コンピュータバス（１８）の使用を競合することなく二
次ピクセルイメージの更新ができる。

［発明の効果］本発明の改良された図形表示装置はピクセル及び制御デ
ータを作り表示コントローラへ送るピクチャープロセッ
サと、ＦＢメモリ内にピクセルイメージとしてピクセル
データをストアし且つこのストアされたピクセルイメー
ジに従って図形表示を制御する表示コントローラとを有
する。ルーチング回路をピクチャープロセッサと表示コ
ントローラとの間に挿入しピクチャープロセッサの出力
を選択的に制御プロセッサに回送し制御プロセッサが主
メモリ内に二次ピクセルイメージを作り且つ維持できる
。この二次ピクセルイメージは表示コントローラに容易
に理解出来るので処理時間が最小になり且つ表示を迅速
に更新することができるので図形表示装置の性能を大幅
に強化することが可能である。

【図面の簡単な説明】

第１図は本発明による図形表示装置のブロック図、第２
図は第１図のルーチング回路のブロック図、第３図は第
１図の制御プロセッサにより実行される処理及び機能間
のメツセージ及びデータ転送を示すデータ流れ図、第４
図は第３図のキュー制御器の宇野動作説明用流れ図、第
５図は第３図の表示コントローラエミュレーション処理
の動作説明用流れ図、第６図は第５図のエミュレーショ
ンルーチンの動作説明用流れ図である。（ｌＯ）は図形表示装置、（１２）はメモリ手段、（１
４）は制御プロセッサ手段、（２０）はピクチャープロ
セッサ、（２２）は表示コントローラ、（２６）はルー
チング手段を示す。

Claims

【特許請求の範囲】１、表示コントローラが一次ピクセルイメージをストア
し、該イメージに応じて表示を制御し、入力されるピク
セルデータに応じて上記一次ピクセルイメージを変更す
ると共にピクチャープロセッサが命令を含む入力表示リ
ストに応じて出力ピクセルデータを発生する図形表示装
置であって、二次ピクセルイメージをストアするメモリ手段と、該メモリ手段にストアされた二次ピクセルイメージを入
力に応じて変更すると共に選択制御信号を生じる制御プ
ロセッサ手段と、上記ピクセルプロセッサにより発生されたピクセルデー
タを上記表示コントローラ又は制御プロセッサ手段に、
該制御プロセッサ手段により与えられる選択信号により
選択的に入力するルーチング手段とを具えることを特徴
とする図形表示装置。２、図形デザインを表すピクセルデータを発生する命令
で構成された一次表示リストをストアすることと、上記一次表示リストをピクチャープロセッサ手段に送り
上記表示リスト内の命令を実行してそれに応じた出力ピ
クセルデータを作り且つ一次表示リストに含まれるピク
セルデータを抜き取り出力ピクセルデータを作ることと
、上記一次表示リストに基づいて上記ピクチャープロセッ
サ手段により発生された出力ピクセルデータで構成され
る二次ピクセルイメージをメモリ手段にストアすること
と、該メモリ手段から二次ピクセルイメージを読み出して上
記二次ピクセルイメージのピクセルデータを含む二次表
示リストを発生することと、該二次表示リストをピクチ
ャープロセッサ手段に送り上記二次表示リストに含まれ
るピクセルデータを出力することと、図形デザインを表し、上記二次表示リストに応じて上記
ピクチャープロセッサ手段が出力したピクセルデータで
構成される一次ピクセルイメージをフレームバッファメ
モリにストアすることと、該フレームバッファメモリにストアされた一次ピクセル
イメージに従って図形デザインを表示することとより成
る図形表示方法。