JPH01147734A - 擬障タイミング発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置の擬似障害発生回路に関し、特に
その擬障タイミング発生回路に関する。

（従来の技術） 従来、この種の擬障発生回路は情報処理装置の通常動作
中、ｔたは動作前にサービスプロセサなどの擬障指示装
置からの指示を受け、この指示の直後に擬障を発生する
方式が公知であつ友。

（発明が解決しようとする問題点） 上述した従来の擬障発生回路では、情報処理装置の通常
動作中に擬障を起した場合、擬障指示装置が情報処理装
置に比べて速度が低いため。

意図したタイミングで擬障を発生できないと云う欠点が
ある。

本発明の目的は、情報処理装置に入力されるクロック信
号の数ｔカウンタで数え、擬障指示装置からの擬障指示
情報ならびに擬障タイミング情報全入力して擬障タイミ
ング情報とカウンタの値とを比較し、−数音検出してエ
ラー検出部に擬障命令を出力することにより上記欠点を
除去し、意図したクイミンクで擬障音発生できるように
構成し九擬障タイミング発生回路を提供）″ることにあ
る。

（問題点全解決するための手段） 本発明による擬障タイミング発生回路は、カウンタ部と
擬障タイミング指示部と全具備して構成したものである
。

カウンタ部は、外部入力信号の異常や内部動作の異常を
検出する情報処理部に対して供給されるクロック信号の
数を数えるためのものである。

擬障タイミング指示部は、上記クロック信号に対して擬
Ｍ’を起すか否かの指示情報と、カウンタの恒とを比較
して、一致した場合にエラー検出部に対して擬障のセッ
ト′に要求するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

Ｗｃ１図は、本発明による擬障タイミング発生回路の一
実施例を示すブロック図である。

第１図において、１は情報処理装置、２は擬障指示装置
、３は擬障タイミング発生回路、４は情報処理部、５は
エラー検出部、６はカウンタ部、７は擬障タイミング指
示部である。

第１図において、情報処理装置１は信号線９上の動作要
求に従って動作する。このとき、エラー検出部５は外部
からの入力信号（信号線９上の動作要求、およびその他
の図示していない信号）や、情報処理部４の内部の情報
全信号線１０を介して少尉り、異常があった場合には信
号線１１を介してエラーとして情報処理部４に報告する
。信号線１３上のクロック信号は情報処理部４とカウン
タ部６とに入力され、カウンタ部６はクロックの数をカ
ウントする。

擬障指示装置２は擬障を実行するか否かの指示を擬障指
示信号線８１に介して擬障タイミング指示部７へ出力す
る。同様に、擬障指示装置２は擬障をセットするタイミ
ングを示す情報ケ擬障タイミング情報信号線８２を介し
て擬障タイミング指示部７へ出力する。

擬障タイミング指示部７では、信号線８２上の擬障タイ
ミング情報とカウンタ部６の内部のカウント値とｔ比較
し、両者が一致して擬障指示信号線８１に擬障実行が指
示される場合には。

擬障命令信号線１２を介してエラー検出部５に擬障セッ
トの命令を送出する。エラー検出部５では、この命令に
従って擬障全セットする。

（発明の効果） 以上説明したように本発明は、情報処理装置に供給され
るクロックの数をカウンタ部により数え、これを擬障指
示装置からのタイミング情報と比較することにより、任
意のタイミングに擬障全セットできると云う効果がある
。

【図面の簡単な説明】

第１図は１本発明による擬障タイミング発生回路の一実
施例ケ“示すブロック図である。 １・・・情報処理装置　　２・・・擬障指示装置３・・
・擬障タイミング発生回路 ４・・・情報処理部　　　５・・・エラー検出部６・・
・カウンタ部 ７・・・擬障タイミング指示部 ８１．８２．９〜１３・・・信号線 ２１β

Claims (1)

【特許請求の範囲】
1. 外部入力信号異常や内部動作異常を検出する情報処理部
   に対して供給されるクロック信号の数を数えるためのカ
   ウンタ部と、前記クロック信号に対して擬障を起すか否
   かの指示情報と前記カウンタの値とを比較して、一致し
   た場合にエラー検出部に対して擬障のセットを要求する
   ための擬障タイミング指示部とを具備して構成したこと
   を特徴とする擬障タイミング発生回路。