JPH01150935A - 中央演算装置 - Google Patents
中央演算装置Info
- Publication number
- JPH01150935A JPH01150935A JP62309914A JP30991487A JPH01150935A JP H01150935 A JPH01150935 A JP H01150935A JP 62309914 A JP62309914 A JP 62309914A JP 30991487 A JP30991487 A JP 30991487A JP H01150935 A JPH01150935 A JP H01150935A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- execution unit
- central processing
- instructions
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、計算機に於ける最も重要な役割を行う中央演
算装置に関するものである。
算装置に関するものである。
従来の技術
情報処理産業は急速に発展しているが、その中でも最も
重要で競争の激しいのは中央演算装置の開発である。
重要で競争の激しいのは中央演算装置の開発である。
以下図面を参照しながら、上述した従来の中央演算装置
構成について説明する。
構成について説明する。
第５図は従来の中央演算装置のブロック図である。第５
図に於て、１はメモリの制御を行う命令デコードユニッ
ト、２は外部のバスを制御するバス制御ユニット、５は
命令を実行する実行ユニット、４はデータを解読して実
行できる形式に変更する命令デコードユニットである。
図に於て、１はメモリの制御を行う命令デコードユニッ
ト、２は外部のバスを制御するバス制御ユニット、５は
命令を実行する実行ユニット、４はデータを解読して実
行できる形式に変更する命令デコードユニットである。
以上のように構成された中央演算装置について、以下そ
の動作について説明する。
の動作について説明する。
第２図はメモリーに蓄えられる命令の形態について説明
している。計算機を動かす命令は、命令の内容によって
長さが異なっている。単純な命令は１バイト命令から存
在するが、複雑な命令になると５〜６バイトにもなるも
のがある。第２図においてその一部を説明する。■は１
バイト命令について説明している。１バイト命令は多く
の場合が代表的なレジスターに関する命令である。この
例ではレジスターＡＸを１増やしている。■は２バイト
命令について説明している。２バイト命令ではレジスタ
ー間命令が多い。例ではレジスターＡＸとレジスターＢ
Ｘを加算している。■は３バイト命令について説明して
いる。３バイト命令より長い命令は基本的な命令にいく
つかのデータが付加される。例では、レジスターＢＸに
データ８を加算している。■の４バイト命令では、レジ
スターＢＸにアドレス１０００番地の内容を加算してい
る。
している。計算機を動かす命令は、命令の内容によって
長さが異なっている。単純な命令は１バイト命令から存
在するが、複雑な命令になると５〜６バイトにもなるも
のがある。第２図においてその一部を説明する。■は１
バイト命令について説明している。１バイト命令は多く
の場合が代表的なレジスターに関する命令である。この
例ではレジスターＡＸを１増やしている。■は２バイト
命令について説明している。２バイト命令ではレジスタ
ー間命令が多い。例ではレジスターＡＸとレジスターＢ
Ｘを加算している。■は３バイト命令について説明して
いる。３バイト命令より長い命令は基本的な命令にいく
つかのデータが付加される。例では、レジスターＢＸに
データ８を加算している。■の４バイト命令では、レジ
スターＢＸにアドレス１０００番地の内容を加算してい
る。
実際のデータはいろいろなデータが不規則に並んでいる
ため、各命令長はバラバラである。その例を第３図で示
す。第３図において、１番目の命令の長さは１バイト、
２番目の命令の長さは２バイト、３番目の命令の長さは
１バイト、４番目の命令の長さは３バイトであることを
示している。
ため、各命令長はバラバラである。その例を第３図で示
す。第３図において、１番目の命令の長さは１バイト、
２番目の命令の長さは２バイト、３番目の命令の長さは
１バイト、４番目の命令の長さは３バイトであることを
示している。
中央演算装置は第３図のように並んでいるデータを、順
番に読み込み順次処理していく。基本的な動きを第５図
と第３図において説明する。第３図のように並んでいる
データを第５図の２のバス制御ユニットで中央演算装置
の内部に読み込み、第５図の４の命令デコードユニット
で命令長や実行ユニットで実行できる形式に変換し、第
５図の５の実行ユニットで命令を実行する。メモリ処理
が必要な場合は第５図の１のメモリマネジメントユニッ
トが処理する。（例えば各半導体会社発行のマイクロプ
ロセッサ説明書参照） 発明が解決しようとする問題点 しかしながら上記のような構成では、中央演算装置の処
理速度を早めようとしても実行ユニットの処理時間が全
体に大きく影響を与えるという問題点がある。実行ユニ
ット以外の構成要素であるバス制御ユニット、命令デコ
ードユニット、メモリマネジメントユニットはバス幅を
増やしたり、データを多量に先読みすることにより、処
理速度を向上させることができる。
番に読み込み順次処理していく。基本的な動きを第５図
と第３図において説明する。第３図のように並んでいる
データを第５図の２のバス制御ユニットで中央演算装置
の内部に読み込み、第５図の４の命令デコードユニット
で命令長や実行ユニットで実行できる形式に変換し、第
５図の５の実行ユニットで命令を実行する。メモリ処理
が必要な場合は第５図の１のメモリマネジメントユニッ
トが処理する。（例えば各半導体会社発行のマイクロプ
ロセッサ説明書参照） 発明が解決しようとする問題点 しかしながら上記のような構成では、中央演算装置の処
理速度を早めようとしても実行ユニットの処理時間が全
体に大きく影響を与えるという問題点がある。実行ユニ
ット以外の構成要素であるバス制御ユニット、命令デコ
ードユニット、メモリマネジメントユニットはバス幅を
増やしたり、データを多量に先読みすることにより、処
理速度を向上させることができる。
本発明は上記問題点に鑑み、複数の実行ユニット要素か
ら構成され同時に複数の命令を処理できる実行ユニット
を採用した中央演算装置を提供するものである。
ら構成され同時に複数の命令を処理できる実行ユニット
を採用した中央演算装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の中央演算装置は、
複数の実行ユニット要素から構成され同時に複数の命令
を処理できる実行ユニットを備えたものである。
複数の実行ユニット要素から構成され同時に複数の命令
を処理できる実行ユニットを備えたものである。
作用
本発明は上記した構成によって、命令デコードユニ７）
で同時に実行できる命令を複数個作成し、実行ユニット
で同時に複数の命令を実行できるようになった。
で同時に実行できる命令を複数個作成し、実行ユニット
で同時に複数の命令を実行できるようになった。
この構成により、素子の進歩により集積度が向上するに
従い、内部のバス幅を増やしたり、内部のデータを蓄え
るバッファーを増やすことは比較的簡単なため、中央演
算装置の全体の速度を向上させることが容易となる。
従い、内部のバス幅を増やしたり、内部のデータを蓄え
るバッファーを増やすことは比較的簡単なため、中央演
算装置の全体の速度を向上させることが容易となる。
実施例
以下本発明の一実施例の中央演算装置について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の中央演算装置の一実施例を示すブロッ
ク図である。第１図に於て、２は外部のバスを制御する
バス制御ユニットと、４はバス制御ユニットから入力さ
れたデータを解釈して複数の実行ユニット要素で実行で
きるように命令の変換を行う命令デコードユニットと、
３は命令デコードユニットによって作成された複数の命
令を内部に備えられた複数の実行ユニット要素で同時に
実行する実行ユニットと、ｌは実行ユニットとバス制御
ユニットと連絡をとりながらメモリーの制御を行うメモ
リマネジメントユニットである。
ク図である。第１図に於て、２は外部のバスを制御する
バス制御ユニットと、４はバス制御ユニットから入力さ
れたデータを解釈して複数の実行ユニット要素で実行で
きるように命令の変換を行う命令デコードユニットと、
３は命令デコードユニットによって作成された複数の命
令を内部に備えられた複数の実行ユニット要素で同時に
実行する実行ユニットと、ｌは実行ユニットとバス制御
ユニットと連絡をとりながらメモリーの制御を行うメモ
リマネジメントユニットである。
以上のように構成された中央演算装置について、以下第
１図、第２図、第３図、及び第４図を用いて説明する。
１図、第２図、第３図、及び第４図を用いて説明する。
第３図は蓄えである命令の一例である。第２図で説明し
たように、命令長は命令の内容により長さはまちまちで
ある。よって、第３図のように命令の長さはバラバラで
ある。第３図の命令列を解読して実行するのが中央演算
装置の役目である。
たように、命令長は命令の内容により長さはまちまちで
ある。よって、第３図のように命令の長さはバラバラで
ある。第３図の命令列を解読して実行するのが中央演算
装置の役目である。
但し実際の命令は詰まって蓄えられている。第４図は、
第３図の命令列が蓄えられている状態を示している。第
４図は、４バイトの中央演算装置について説明している
。表の横の長さは４バイトであり、１６個の命令が蓄え
られている。第３図の命令長総数は２８バイト長になる
。第４図の中の（）内の数字は第３図の命令の順番に対
応している。始めの４バイトには、第３図の（１）、（
２）、（３）が蓄えられており、次の４バイトには（４
）と（５）の１バイト目が蓄えられている。
第３図の命令列が蓄えられている状態を示している。第
４図は、４バイトの中央演算装置について説明している
。表の横の長さは４バイトであり、１６個の命令が蓄え
られている。第３図の命令長総数は２８バイト長になる
。第４図の中の（）内の数字は第３図の命令の順番に対
応している。始めの４バイトには、第３図の（１）、（
２）、（３）が蓄えられており、次の４バイトには（４
）と（５）の１バイト目が蓄えられている。
第１図の２のバス制御ユニットは、メモリーからデータ
を読み込む。４バイトの中央演算装置では４バイト毎読
み込むので、第３図の（１）、（２）、（３）の３命令
が同時に読み込まれる。次の読み込みでは次の４バイト
が読み込まれるが、第４図で理解できるように（４）と
（５）の一部が読み込まれる。第１図の４の命令デコー
ドユニットは同時に読み込まれたデータの中身を解読し
て、同時に実行可能かどうかをチエツクする。実行ユニ
ットは同時に実行できる命令が存在すれば、同時に実行
する。第３図の３の実行ユニットでは実行ユニット要素
が４の場合を示しである。命令デコードユニットは命令
を解読して、同時に実行可能な命令かどうかをチエツク
して、その結果を実行ユニットに渡す。 −第１図の
１のメモリマネジメントユニソトは、バス制御ユニット
と実行ユニット間で情報のやり取りを行いメモリーを制
御する。
を読み込む。４バイトの中央演算装置では４バイト毎読
み込むので、第３図の（１）、（２）、（３）の３命令
が同時に読み込まれる。次の読み込みでは次の４バイト
が読み込まれるが、第４図で理解できるように（４）と
（５）の一部が読み込まれる。第１図の４の命令デコー
ドユニットは同時に読み込まれたデータの中身を解読し
て、同時に実行可能かどうかをチエツクする。実行ユニ
ットは同時に実行できる命令が存在すれば、同時に実行
する。第３図の３の実行ユニットでは実行ユニット要素
が４の場合を示しである。命令デコードユニットは命令
を解読して、同時に実行可能な命令かどうかをチエツク
して、その結果を実行ユニットに渡す。 −第１図の
１のメモリマネジメントユニソトは、バス制御ユニット
と実行ユニット間で情報のやり取りを行いメモリーを制
御する。
半導体素子の集積度が上がれば、バス幅を増したり、中
央演算装置内のデータバッファーの大きさを増やすこと
はたやすい。実行ユニット内の実行ユニット要素を増や
すことにより、全体の効率をスムーズに向上させること
が出来る。
央演算装置内のデータバッファーの大きさを増やすこと
はたやすい。実行ユニット内の実行ユニット要素を増や
すことにより、全体の効率をスムーズに向上させること
が出来る。
発明の効果
以上のように本発明は、入力されたデータを解釈して複
数の実行ユニット要素で実行できるように命令の変換を
行う命令デコードユニ７）と、前記命令デコードユニッ
トによって作成された複数の命令を内部に備えられた複
数の実行ユニット要素で同時に実行する実行ユニットを
設けることにより、半導体の集積度の向上とともに中央
演算装置全体の効率をスムーズに向上させることが可能
な中央演算装置を提供できるものである。
数の実行ユニット要素で実行できるように命令の変換を
行う命令デコードユニ７）と、前記命令デコードユニッ
トによって作成された複数の命令を内部に備えられた複
数の実行ユニット要素で同時に実行する実行ユニットを
設けることにより、半導体の集積度の向上とともに中央
演算装置全体の効率をスムーズに向上させることが可能
な中央演算装置を提供できるものである。
第１図は本発明の要部ブロック図、第２図、第３図、第
４図は本発明の詳細な説明する実施例図、第５図は従来
の要部ブロック図である。 １・・・・・・メモリマネジメシトユニット、２・・・
・・・バス制御ユニット、３・・・・・・実行ユニット
、４・・・・・・命令デコードユニット、５・・・・・
・従来の実行ユニット。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 ！ へ２図 ■ ｌバイト命令 ■ ２バイト命令 ■ ３バイト命令 ■ ｑバイト命令 ！ 命 ？ アドレスＩ アドレス？（冴１Ｔ）
ｓｖｏ ｓｘ （ｔｏｏｏ番ｊ色の内芯
）第３図 （１） 口］＝コ （２） ロ＝＝ゴ＝＝コ （３） 口＝＝コ （７） 口＝＝コ （８） 口＝＝コ （９） 口＝＝コ （１０） 口■］ （１４） 口＝＝コ （１５） 口 ２＝＝コ （１６） 口工コ
４図は本発明の詳細な説明する実施例図、第５図は従来
の要部ブロック図である。 １・・・・・・メモリマネジメシトユニット、２・・・
・・・バス制御ユニット、３・・・・・・実行ユニット
、４・・・・・・命令デコードユニット、５・・・・・
・従来の実行ユニット。 代理人の氏名 弁理士 中尾敏男 はか１名第１図 ！ へ２図 ■ ｌバイト命令 ■ ２バイト命令 ■ ３バイト命令 ■ ｑバイト命令 ！ 命 ？ アドレスＩ アドレス？（冴１Ｔ）
ｓｖｏ ｓｘ （ｔｏｏｏ番ｊ色の内芯
）第３図 （１） 口］＝コ （２） ロ＝＝ゴ＝＝コ （３） 口＝＝コ （７） 口＝＝コ （８） 口＝＝コ （９） 口＝＝コ （１０） 口■］ （１４） 口＝＝コ （１５） 口 ２＝＝コ （１６） 口工コ
Claims (1)
- 外部のバスを制御するバス制御ユニットと、前記バス制
御ユニットから入力されたデータを解釈して複数の実行
ユニット要素で実行できるように命令の変換を行う命令
デコードユニットと、前記命令デコードユニットによっ
て作成された複数の命令を内部に備えられた複数の実行
ユニット要素で同時に実行する実行ユニットと、前記実
行ユニットと前記バス制御ユニットと連絡をとりながら
メモリーの制御を行うメモリマネジメントユニットとを
具備することを特徴とする中央演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62309914A JPH01150935A (ja) | 1987-12-08 | 1987-12-08 | 中央演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62309914A JPH01150935A (ja) | 1987-12-08 | 1987-12-08 | 中央演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150935A true JPH01150935A (ja) | 1989-06-13 |
Family
ID=17998861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62309914A Pending JPH01150935A (ja) | 1987-12-08 | 1987-12-08 | 中央演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150935A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391029A (ja) * | 1989-09-04 | 1991-04-16 | Mitsubishi Electric Corp | データ処理装置 |
| JPH03174626A (ja) * | 1989-12-01 | 1991-07-29 | Mitsubishi Electric Corp | データ処理装置 |
| JPH04111127A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | 演算処理装置 |
| US5615349A (en) * | 1990-09-04 | 1997-03-25 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
| US5745723A (en) * | 1989-09-04 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
-
1987
- 1987-12-08 JP JP62309914A patent/JPH01150935A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391029A (ja) * | 1989-09-04 | 1991-04-16 | Mitsubishi Electric Corp | データ処理装置 |
| US5745723A (en) * | 1989-09-04 | 1998-04-28 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
| US5812809A (en) * | 1989-09-04 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
| JPH03174626A (ja) * | 1989-12-01 | 1991-07-29 | Mitsubishi Electric Corp | データ処理装置 |
| JPH04111127A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | 演算処理装置 |
| US5615349A (en) * | 1990-09-04 | 1997-03-25 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of execution of plural instructions in parallel |
| US6058471A (en) * | 1990-09-04 | 2000-05-02 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of executing groups of instructions in parallel |
| US6131158A (en) * | 1990-09-04 | 2000-10-10 | Mitsubishi Denki Kabushiki Kaisha | Data processing system capable of executing groups of instructions, including at least one arithmetic instruction, in parallel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0220682B1 (en) | Data processing system | |
| JPS60176143A (ja) | プログラム呼び出し装置 | |
| JPH01150935A (ja) | 中央演算装置 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0440525A (ja) | 並列処理型マイクロプロセッサ | |
| JPS62140137A (ja) | Ａｌｕを用いたデータ保持方法 | |
| US20050033938A1 (en) | Network processing system, core language processor and method of executing a sequence of instructions in a stored program | |
| EP0385136A2 (en) | Microprocessor cooperating with a coprocessor | |
| JPS623336A (ja) | 条件付きブランチ方式 | |
| JPH11312085A (ja) | プロセッサ | |
| JPS6212531B2 (ja) | ||
| JPH03136136A (ja) | 命令実行時刻制御方式 | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2556083B2 (ja) | 複合演算パイプライン回路 | |
| US7096346B2 (en) | Microprocessor having instructions for exchanging values between two registers or two memory locations | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JP2582546B2 (ja) | 並列処理計算機および並列処理方法 | |
| JP2881023B2 (ja) | 命令バッファ構成方式 | |
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPH01274240A (ja) | 並列処理プロセッサ | |
| JPS61143850A (ja) | 処理装置 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JPH01255037A (ja) | 電子計算機 |