JPH01113806A - シーケンス制御装置 - Google Patents
シーケンス制御装置Info
- Publication number
- JPH01113806A JPH01113806A JP62270208A JP27020887A JPH01113806A JP H01113806 A JPH01113806 A JP H01113806A JP 62270208 A JP62270208 A JP 62270208A JP 27020887 A JP27020887 A JP 27020887A JP H01113806 A JPH01113806 A JP H01113806A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- section
- sequence
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はストアードプログラム方式のシーケンスコント
ローラに係り、特に分散形制御システムの好適なシーケ
ンス制御装置に関する。
ローラに係り、特に分散形制御システムの好適なシーケ
ンス制御装置に関する。
従来の装置は、特公昭６０−５１７２４号に記載のよう
に論理演算実行時にシーケンスプログラム部から読み出
したシーケンス命令のオペランド部にある入出力アドレ
スが、アドレス変更回路において設定された変更前入出
力アドレスと比較され一致した場合には設定された変更
後入出力アドレスとしてデータバスに出力されるように
なっていた。
に論理演算実行時にシーケンスプログラム部から読み出
したシーケンス命令のオペランド部にある入出力アドレ
スが、アドレス変更回路において設定された変更前入出
力アドレスと比較され一致した場合には設定された変更
後入出力アドレスとしてデータバスに出力されるように
なっていた。
上記のような従来装置で複数の入出力アドレスを変更す
る場合には変更する入出力アドレスと同数の比較器が必
要であり、また論理演算実行時に入出力アドレス変更処
理が行われるのでシーケンス命令のオペレーションコー
ドやアドレス形式が複数ある制御装置においてはシーケ
ンス命令を解読するデコーダが必要となり、アドレス変
更回路が複雑になるという問題があった。
る場合には変更する入出力アドレスと同数の比較器が必
要であり、また論理演算実行時に入出力アドレス変更処
理が行われるのでシーケンス命令のオペレーションコー
ドやアドレス形式が複数ある制御装置においてはシーケ
ンス命令を解読するデコーダが必要となり、アドレス変
更回路が複雑になるという問題があった。
本発明の目的は、シーケンス命令に依存しない全入出力
アドレスの変更に対応可能なシーケンス制・御装置を提
供することにある。
アドレスの変更に対応可能なシーケンス制・御装置を提
供することにある。
上記目的は、ストアードプログラム方式のシーケンス制
御装置の一部に入出力ユニットの各入出力点毎に対応す
る入出力データのアドレスを記憶する入出力アドレス部
を設け、この記憶内容をプログラミング装置等から任意
の入出力データアドレスに設定変更することにより、達
成される。
御装置の一部に入出力ユニットの各入出力点毎に対応す
る入出力データのアドレスを記憶する入出力アドレス部
を設け、この記憶内容をプログラミング装置等から任意
の入出力データアドレスに設定変更することにより、達
成される。
入出力部は、入出力ユニットと入出力データ部とのデー
タ転送を行う時に入出力ユニットの各入出力点に対応す
る入出力アドレス部の内容を入出力点に対応する入出力
データ部アドレスとして入出力データの転送を行う。こ
のようにすれば、入出力データの並びを変更することな
く入出力アドレス部の内容を変更するだけで入出力アド
レスの ・変更ができるので、シーケンス命令や入出力
点数にかかわらず全入出力アドレスの変更が可能である
。
タ転送を行う時に入出力ユニットの各入出力点に対応す
る入出力アドレス部の内容を入出力点に対応する入出力
データ部アドレスとして入出力データの転送を行う。こ
のようにすれば、入出力データの並びを変更することな
く入出力アドレス部の内容を変更するだけで入出力アド
レスの ・変更ができるので、シーケンス命令や入出力
点数にかかわらず全入出力アドレスの変更が可能である
。
以下、本発明の一実施例を図面により説明する。
第１図はシーケンス制御装置の一実施例の内部ブロック
図を示すもので１図に於いて演算部１０１はシーケンス
プログラム部１０２から順次シーケンス命令を読み出し
て、入出力データ部１０３の内容を演算結果によって更
新する。入出力部１０４は入出力データ部１０３と入出
力ユニット１０５との間のデータ転送処理を行う。この
時、入出力アドレス部１０６の入出力ユニツｌ−１０５
内容入出力点に対応したアドレスからデータを読み出し
、このデータを入出力データ部１０３のアドレスとして
入出力データ転送を行う。このようにすれば、入出力デ
ータ部１０３のデータ配置は入出力ユニット１０５の入
出力点配置を考慮する必要がなくシーケンス制御処理に
最適な配置とすることができる。
図を示すもので１図に於いて演算部１０１はシーケンス
プログラム部１０２から順次シーケンス命令を読み出し
て、入出力データ部１０３の内容を演算結果によって更
新する。入出力部１０４は入出力データ部１０３と入出
力ユニット１０５との間のデータ転送処理を行う。この
時、入出力アドレス部１０６の入出力ユニツｌ−１０５
内容入出力点に対応したアドレスからデータを読み出し
、このデータを入出力データ部１０３のアドレスとして
入出力データ転送を行う。このようにすれば、入出力デ
ータ部１０３のデータ配置は入出力ユニット１０５の入
出力点配置を考慮する必要がなくシーケンス制御処理に
最適な配置とすることができる。
第２図は第１図に示したシーケンス制御装置で外部入力
４点を外部出力４点にそれぞれ複写する場合の各ブロッ
クの内容を示している。
４点を外部出力４点にそれぞれ複写する場合の各ブロッ
クの内容を示している。
入カニニット１０５１に接続された外部入力１，２゜３
．４は、入力アドレス部１０６１に設定されたアドレス
によってそれぞれ入力データ部１０３１のｘｉ、ｘ２．
Ｘ３．Ｘ４へ転送される。また、出 ツカユニット１６
５２に接続された外部出力１１，１２゜１３、’１４へ
は、出力アドレス部１０６２に設定されたアドレスによ
って°それぞれ出力データ部１０３２のｙｌ、ｙ２．ｙ
３．ｙ４から転送される。
．４は、入力アドレス部１０６１に設定されたアドレス
によってそれぞれ入力データ部１０３１のｘｉ、ｘ２．
Ｘ３．Ｘ４へ転送される。また、出 ツカユニット１６
５２に接続された外部出力１１，１２゜１３、’１４へ
は、出力アドレス部１０６２に設定されたアドレスによ
って°それぞれ出力データ部１０３２のｙｌ、ｙ２．ｙ
３．ｙ４から転送される。
第３図は入力データを出力データとして複写するシーケ
ンスであり、第２図の入力データ部１０３１のｘ１以降
連続４点のデータを出力データ部１０３２のｙ１以降へ
複写する。
ンスであり、第２図の入力データ部１０３１のｘ１以降
連続４点のデータを出力データ部１０３２のｙ１以降へ
複写する。
本実施例によれば、論理演算の対象となる入出力データ
の配置を最適にでき、第３図に示したような演算機能の
使用に好適であり第３図のシーケンスを従来方式でプロ
グラムした場合のシーケンス第４図に比べてステップ数
を少なくシーケンス制御装置を効率よく使うことができ
る。
の配置を最適にでき、第３図に示したような演算機能の
使用に好適であり第３図のシーケンスを従来方式でプロ
グラムした場合のシーケンス第４図に比べてステップ数
を少なくシーケンス制御装置を効率よく使うことができ
る。
本発明によれば、入出力点数の増加に対して入出力アド
レス部の増設だけでシーケンス命令に依存しない全入出
力アドレスの変更に対応できるシーケンス制御装置を提
供することができる。
レス部の増設だけでシーケンス命令に依存しない全入出
力アドレスの変更に対応できるシーケンス制御装置を提
供することができる。
第１図は本発明の一実施例のシーケンス制御装置の内部
ブロック図、第２図は第１図の一部ブロックの内容を示
す図、第３図は第１図のシーケンスプログラムの内容の
一部を示す図、第４図は第３図のシーケンスを従来方式
でプログラムした場合の等価シーケンスを示す図である
。 １０３・・・入出力データ部、１０４・・・入出力部、
１０５・・・入出力ユニット、１０６・・・入出力アド
レス部。
ブロック図、第２図は第１図の一部ブロックの内容を示
す図、第３図は第１図のシーケンスプログラムの内容の
一部を示す図、第４図は第３図のシーケンスを従来方式
でプログラムした場合の等価シーケンスを示す図である
。 １０３・・・入出力データ部、１０４・・・入出力部、
１０５・・・入出力ユニット、１０６・・・入出力アド
レス部。
Claims (1)
- １、シーケンスプログラム部から順次シーケンス命令を
読み出して演算し、その結果を入出力データ部に格納す
る演算部と前記入出力データ部と入出力ユニットとのデ
ータ転送を行う入出力部とから成るシーケンス制御装置
に於いて、前記入出力データ部アドレスを前記入出力ユ
ニットの各入出力点毎に記憶する入出力アドレス部を設
け、このアドレス情報に基づいて入出力データ転送を行
うことを特徴とするシーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270208A JPH01113806A (ja) | 1987-10-28 | 1987-10-28 | シーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270208A JPH01113806A (ja) | 1987-10-28 | 1987-10-28 | シーケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01113806A true JPH01113806A (ja) | 1989-05-02 |
Family
ID=17483037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270208A Pending JPH01113806A (ja) | 1987-10-28 | 1987-10-28 | シーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01113806A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232533A (ja) * | 1990-12-27 | 1992-08-20 | Toshiba Corp | プログラムコントローラ |
-
1987
- 1987-10-28 JP JP62270208A patent/JPH01113806A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04232533A (ja) * | 1990-12-27 | 1992-08-20 | Toshiba Corp | プログラムコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPS62237522A (ja) | 情報処理装置 | |
| JPH11312085A (ja) | プロセッサ | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPH01150935A (ja) | 中央演算装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP4294190B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH10334038A (ja) | データ転送装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPH03204744A (ja) | アドレス変換機構 | |
| JPH01142851A (ja) | データ転送装置 | |
| JPH0752416B2 (ja) | マイクロコンピユ−タ・システム | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH0399321A (ja) | 命令制御方式 | |
| JPH04338802A (ja) | 高速命令処理方式 | |
| JPH04289935A (ja) | コンピュータ装置 | |
| JPS5856123B2 (ja) | シ−ケンス制御装置 | |
| JPH0545978B2 (ja) | ||
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS63137351A (ja) | 論理演算機能付ｄｍａｃ装置 | |
| JPH0520140U (ja) | 情報処理装置 |