JPH01151390A - 冗長構成によるデジタル自動交換機の通話路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は冗長構成によるデジタル自動交換機の通話路に
関する。

（従来の技術） 第２図は従来のデジタル交換器の通話路の構成図である
。第２図において、インタフェース回路部１．１　、・
・・、１．５．５　、・・・、５゜１　　２　　　　　
ｎ　　　Ｌ　　　２はそれぞれ信号レベルの変換、信号
の復調及び同期化等を行なう。インタフェース処理部２
、。、２　．２　．２　　、・・・、２　　２　　４　
　４　．１１　　　２０　　　２１　　　　　　　ｎＯ
’　　　ｎｌゝ　　１０ゝ　　１１４．４　、・・・、
４　４　は多重／分離及び時２０　　２１　　　　　ｎ
Ｏゝ　ｎ１ 間変換等を行なう。共通スイッチ回路部３゜、３１は入
力端のインタフェース処理部２１０〜２□１と出力側の
インタフェース処理部４１０〜４ｎｌとを相互に接続す
るものである。

［発明が解決しようとする問題点］ ところで、上記構成の従来のデジタル交換器の通話路は
、信頼性を保つために、入力側のインクフェース回路部
１、〜１ｎ及び出力側のインタフェース回路部５、〜５
ｏと間に設けられたインクｎｌ　　　　　１０ フェース処理部２〜２．４〜４ｎｌ及び共通スイッチ回
路部３．３□が完全に二重化構成に口 なっていた。

従って、デジタル交換器の通話路の信頼性は十分に確保
される。しかし、それに要するハードウェアが大きくな
るので、装置が大規模になり、高価になるという問題が
あった。

本発明は上記問題点を解決するためになされたもので、
信頼性を低下させることなく、大規模化を避は得る冗長
構成によるデジタル交換器の通話路を提供することを目
的とする。

（問題点を解決するための手段） 本発明に係る冗長構成によるデジタル交換器の通話路は
、第１の発明として、ｎ個のインターフェイス回路部と
、ｎ＋ｋ個のインターフェイス処理部と、ｎ個のインタ
ーフェイス回路部に対応する少なくともｎ個の接続端子
を有する共通スイッチ回路部と、ｎ個のインターフェイ
ス回路部のそれぞれについて、少なくとも２個以上のイ
ンターフェイス処理部を選択的に接続する接続切替手段
とを備えている。

又、第２の発明として、ｎ個のインターフェイス回路部
と、ｎ＋ｋ個のインターフェイス処理部と、ｎ個のイン
ターフェイス回路部に対応する少なくともｎ個の接続端
子を有する共通スイッチ回路部と、ｎ個のインターフェ
イス回路部のそれぞれについて、少なくとも２個以上の
インターフェイス処理部を選択的に接続する接続切替手
段と、インターフェイス処理部と前記接続端子との間に
設けられ、接続切替手段による接続に対応して、インタ
ーフェイス回路部をこのインターフェイス回路部に対応
する接続端子に接続する端子選択手段とを備えている。

（作　用） 第１の発明においては、ｎ個のインターフェイス回路部
がｎ個のインターフェイス処理部を介して共通スイッチ
回路部の接続端子に接続されている。この場合、インタ
ーフェイス処理部のいずれかに故障が生じると、接続切
替手段が故障していないインターフェイス処理部を介し
てインターフェイス回路部を接続端子に接続する。

又、第２の発明においては第１の発明と同様にｎ個のイ
ンターフェイス回路部がｎ個のインターフェイス処理部
を介して共通スイッチ回路部の接続端子に接続されてい
る。この場合、インターフェイス処理部のいずれかに故
障が生じると、接続切替手段が故障していないインター
フェイス処理部を選択するとともに、端子選択手段が接
続切替手段の選択したインターフェイス処理部を介して
、インターフェイス回路部を対応する接続端子に接続す
る。

（実施例） 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図である。インタフェ
ース回路部１．１　、・・・、１．１　　２　　　　　
ｎ ５．５　、・・・、５　はレベル変換、信号の変復１　
　２　　　　　ｎ 調及び同期化を行なう。インタフェース回路部１〜１．
５１〜５ｏに接続されているインクｎ フェース処理部２．２　、・・・、２．２（。＋１）、
１　　　　　２　　　　　　　　　ｎ ゛゛ゝ２（ｎ＋ｋ）　　　１　　２　　　　　ｎＳ４　
　Ｓ４　、−．４　〜４（ｎ＋１）　’・・・、４（。

や、）は音声情報又はデータ情報の多重化・多重分離化
及び時間変換等を行なう。さらに、インタフェース処理
部２１〜２（。＋ｋ）”　１　〜４（。＋ｋ）に接続さ
れている共通スイッチ回路部３は空間スイッチ群を構成
し、入力側のインタフェース処理部２□〜２（ｎ＋ｋ）
と出力側インタフェース処理部４〜４　　　とを相互に
接続する。共１　　　（ｎ＋ｋ） 通スイッチ回路部３は複数の入力端子１１％１２、・・
・、ｌ　　−、１（ｎｉｌ）　、”’、ｌ（ｎ＋ｋ）及
び複数の出力端子ｏ１、ｏ２、・・・、ｏｎ”　（ｎ＋
１）、・・・　、０（。＋ｋ）ををしている。これらの
入力端子ｉ■〜ｉ（。ヤ、）及び出力端子０１〜ｏ（ｎ
＋１）のうち、入力端子１１〜ｉｏ及び出力端子０１〜
ｏ０は、インタフェース処理部２１〜２□及び４１〜４
ｎに故障が生じていないときに、インタフェース回路部
１□〜１ｎ及び５□〜５ｎに接続されているものである
。

なお、共通スイッチ回路部３は多重化されているものと
する。

上記構成の冗長構成によるデジタル交換器の通話路は、
入力側及び出力側ともにｎ個のインタフェース回路部１
〜１　及び５、〜５ｏに対して、ｉ　　　　　　ｎ それぞれｎ＋ｋ個のインタフェース処理部２１〜２（。

や、）及び４〜４（ｎ＋ｋ）を設け、共通制御部（図示
せず）の制御によって、インタフェース回路部１〜１　
及び５１〜５ｎとインタフェースｎ 処理部２〜２　　　及び４〜４　　　との接１　　　（
ｎ＋ｋ）　　　　１　　　（ｎ＋ｋ）続を変更するもの
である。

インタフェース回路部１〜１．５１〜５ｎｎ はｋの値に応じて、それぞれ複数のインターフェイス処
理部２〜２（ｎ＋ｋ）　　　１　　　（ｎ＋ｋ）との１
　　　　　．４〜４ 接続が可能である。例えば、Ｋを１とすると、インタフ
ェース回路部１〜１．５１〜５ｎはそｎ れぞれ２個のインタフェース処理部２１〜（ｎ＋ｋ）　
　　ｌ　　　（ｎ＋ｋ）と接続可能である。即２　　　
　　　、４　〜４ ち、インタフェース回路部１１はインターフェイス処理
部２　及び２□と接続が可能であり、インターフェイス
回路部１２はインターフェイス処理部２　及び２３と接
続が可能である。

なお、入力側のインターフェイス回路部１１〜１　と出
力側のインターフェイス回路部５□　〜５　とはリンク
の仕方が逆になっている。

第１図に示した冗長構成によるデジタル交換器の通話路
の見掛上の信頼性は、各インタフェース処理部２□〜２
（ｎ＋ｋ）、　　１　　　（ｎ＋ｋ）個々　の４〜４ 故障率をλとすると（注、故障率ζ１ｏ＝Ｘ　　Ｆ　Ｉ
　Ｔ数）、 。。ｋＣｋ。■λに＋１ で評価できる。ただし、　　Ｃは異なるｎ＋ｋｎ＋ｋ　
　ｋ＋１ 個のインタフェース処理部からに＋１個のインタフェー
ス処理部をとった組み合わせ数である。

これに対して、第２図に示した従来のデジタル交換機の
通話路の信頼性はインターフェイス回路部１、〜１□を
個々に制御するとき（以下、第１の切替制御という）は
ｎλ２であり、−括して切り替えるとき（以下、第２の
切替制御という）は（ｎλ）２になる。通常、ｎ＞１、
ｎλく１であるので、 ｎλ２く（ｎλ）２ となる。ｋが１の場合、第１図に示した冗長構成による
デジタル交換器の通話路の信頼性、第１の切替制御によ
る従来のデジタル交換器の通話路の信頼性及び第２の切
替制御による従来のデジタル交換器の通話路の信頼性は
それぞれ、 。。ＩＣ２λ２ ゜λ２ （ｎλ）２ と評価される。このため、ｎが１．２．３、・・・とい
うように増えるのに従って、各通話路の信頼性はそれぞ
れ、 λ２．３λ　、６λ２、・・・ λ２．２λ　、３λ２、・・・ λ２．４λ　、９λ２、・・・ になる。第１図に示した冗長構成によるデジタル交換器
の通話路の信頼性はｎが１のときは従来の通話路の信頼
性と変わらないが、ｎが２以上のときは、第１の切替制
御による従来のデジタル交換器の通話路の信頼性と第２
の切替制御による従来のデジタル交換器の通話路の信頼
性との間にある。

即ち、 ｎ　λ　　　く　　　　　　Ｃλ　　　　　　＜　　　
（ｎ　　λ　）　２２に＋１ ｎ＋ｋ　　ｋ＋１ が成立する。

このように、第１図に示した冗長構成によるデジタル交
換器の通話路の信頼性は、ｎの大きさによっては従来の
デジタル交換器の通話路の信頼性より悪くなる場合があ
る。しかし、インターフェイス処理部２〜２（ｎ＋ｋ）
　　　ｌ　　　（ｎ＋ｋ）の数１　　　　　．４〜４ を従来のデジタル交換器の通話路より少なくすることが
でき、小形化及びコストダウンを図ることができる。

又、ｋ≧２のときは、 であれば。

ｋ＋１ ｎ＋ｋｃｋ＋ｌλ　　く。λ２く（ｎλ）２が成立する
。従って、第１図に示した冗長構成によるデジタル交換
器の通話路はインターフェイス処理部２〜２　　．４〜
４ １　　　（ｎ＋ｋ）　　　１　　　（ｎ＋ｋ）　′）成
力ゞ少なくなるとともに、従来の通話路よりも信頼性が
良くなる。

次に、第１図に示した冗長構成によるデジタル交換器の
通話路の基本的な動作について説明する。

いま、各インターフェイス回路部１．１２、・・・、１
ｎ１５．５　、・・・、５　が各インターフエイ１　　
　　　２　　　　　　　　　ｎ 入処理部２．２　、・・・、２．４．４２、・・・、１
　　　　　２　　　　　　　　　ｎ　　　　　　１４　
にそれぞれ接続されているものとする。

ここで、ｈ番目（１≦ｈ≦ｎ）のインターフェイス処理
部２ｈに障害が発生すると、そのインターフェイス処理
部２ｈを排除する。通常入力側のインターフェイス処理
部２ｈと出力側のインターフェイス処理部５ｈとは、一
体に構成されているので、入力側又は出力側のいずれに
障害が発生しても、両方とも排除することにしている。

インターフェイス処理部２ｈの排除はインターフェイス
処理部２．２（ｈ＋１）、・・・、２　にそれぞれ接続
されているｈ番目以降の入力側のインターフェイス回路
部１ｈ”　（ｈ＋１）、・・・、１　　を口 ｈ＋１番目以降のインターフェイス処理部２（ｈ＋１）
、２（ｈ＋２）　’・・・、２　（ｎｉｌ）にそれぞれ
接続を切り替えることにより行なう。出力側のインター
フェイス回路部５．５　　　、・・・、５　も同様にし
て、ｈ　　　（ｈ＋ｌ）　　　　　ｎ インターフェイス処理部４．４ （ｈ＋１）　　　（ｈ＋２）ゝ°°°ゝ４（ｎｉｌ）に
それぞれ接続を切り替える。

この接続切り替えによって、入力側の通話路と出力側の
通話路との関係を、障害が発生する前と変わらない状態
に保持できることになる。

ただし、同時に切り替えたときは通話路の構成によって
は通信の連続性が保たれないことがある。

例えば、インタフェース処理部が時間スイッチを含んで
いる場合等である。この場合、通話路はＴ−５−Ｔ構成
（時間スイッチ−空間スイッチ−時間スイッチ構成）に
なり、入力側のデータと出力側のデータとの位相差は、
０〜２フレームに分散している。これを吸収するにはｉ
番目のインクフェース回路部１．を、ｉ番目及びｔｉｔ
番目のインタフェース処理部２．及び２　　　に二重に
接ｓ　　　　（ｉ＋１） 続し、順次切り替えることで対処できる。

次に、第３図は上述した接続切替をさらに詳しく説明す
る遷移図である。なお、各インターフェイス処理部２．
２．２．２．４．４、 ４．４　は入力側と出力側とが一体に構成されており、
入力側又は出力側のいずれに故障が生じでも、両方とも
排除するものとする。

（ａ）各インターフェイス回路部１　１　．１ゝ　　２ １３．５．５　及び５３がインターフェイス処理部２．
２．２．４０．４゜及び４３にそれぞれ接続されている
ときに、インターフェイス処理部２゜に障害が発生した
とする。そのときのインターフェイス処理部２２及び４
゜の接続状態は第３図（ａ）に示すようになっている。

即ち、インターフェイス処理部２２は共通スイッチ回路
部３を介してインターフェイス処理部４．４　及び４３
に順次接続される。又、インターフェイス処理部４２は
共通スイッチ回路部３を介してインターフェイス処理部
２．２゜及び２３に順次接続される。

（ｂ）このとき、最初に接続の切り替えを要するインタ
ーフェイス処理部２３及び４３の接続状態は第３図（ｂ
）に示すようになっている。即ち、インターフェイス処
理部２３は共通スイッチ回路部３を介してインターフェ
イス処理部４．４　及び４３に順次接続される。又、イ
ンターフェイス処理部４３は共通スイッチ回路部３を介
してインターフェイス処理部２．２　及び２３が順次接
続される。

（Ｃ）まず、インターフェイス回路部１３をインターフ
ェイス処理部２３及び２４に並列に接続する（第３図（
ｃ）参照）。

（ｄ）１フレ一ム時間以上経過した後、インターフェイ
ス処理部２３をインターフェイス処理部２４に切り替え
る。即ち、インターフェイス処理部２４を共通スイッチ
回路部３を介してインターフェイス処理部４．４　及び
４４に順次接続する。又、インターフェイス処理部４４
は共通スイッチ回路部３を介してインターフェイス処理
部２□、２゜を二重に接続する（第３図（ｄ）に−点鎖
線で示す）。

（ｅ）さらに、１フレ一ム時間以上経過した後、インタ
ーフェイス回路部１３とインターフェイス処理部２３と
を切り離すとともに、インターフェイス処理部４　とイ
ンターフェイス回路部５３とを接続する。さらに、イン
ターフェイス処理部４　とインターフェイス回路部５３
とを切り離す（第３図（ｅ）参照）。

（ｒ）インターフェイス回路部２．２．４２、４１につ
いて順に（ｂ）〜（ｅ）を行ないインターフェイス処理
部２　及び４□を切り離す（第３図（ｆ）参照）。この
場合、インターフェイス処理部をシフトする方向はどち
らでもよく、双方向にシフトすれば接続の切替が速くな
る。

なお、第３図では入力側と出力側のインターフェイス処
理部を一体としであるが、別々にしてもよい。その場合
の接続の切り替えも同じ方法でできる。

次に、第４図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第４図において、第１図と同様の機能を果たす部分
については同一の符号を付し、その説明は省略する。

共通スイッチ回路部３゜は入力側の各インターフェイス
処理部２〜２　　　に対応するｎ＋１個１　　　（ｎ＋
１） の入力端子’ｌ”２　　　　　（ｎ＋１）及び出力側の
各インターフェイス処理部４〜４　　　に対１　　　（
ｎｉｌ） 応するｎ＋１個の出力端子ｏ１、ｏ２、・・・、０（。

＋１）を有している。インターフェイス処理部１　　　
（ｎｉｌ）　　　ｌ　　　（ｎ＋１）、　”故障力５な
５゛状２　〜２　　　　　、４　〜４ 態においては、各インターフェイス回路部１１〜１　及
び５、〜５ｎは共通スイッチ回路部３゜の対応する入力
端子１１〜ｉｎ及び出力端子０１〜０　に接続されてい
る。即ち、インターフェイス回路部１　と入力端子ｉ　
、インターフェイス回踏部１　と入力端子１１・・・、
インターフェイス回路部５　と出力端子０　とが接続さ
れている。

ｎ　　　　　　　　　　　　　　　　　ｎところが、イ
ンターフェイス処理部２１〜（ｎｉｌ）　　　ｌ　　　
（ｎｉｌ）のいずれかに故障が生２　　　　　　、４　
〜４ じて、接続を切り替えると、共通スイッチ回路部３ｏの
対応する入力端子及び出力端子に接続されなくなるイン
ターフェイス回路部が生じることになる。例えば、イン
ターフェイス処理部２２に故障が生じると、インターフ
ェイス回路部１２はインターフェイス処理部２３を介し
て入力端子ｉ３に、インターフェイス回路部１３はイン
ターフェイス処理部２　を介して入力端子ｉ４にそれぞ
れ接続されることになる。なお、出力側も同様である。

このため、インターフェイス回路部が対応する入力端子
及び出力端子に接続されていない旨を、共通スイッチ回
路部３゜に認識させる必要が生じ、制御が面倒になる。

そこで、本実施例ではインターフェイス回路部１〜１．
５１〜５ｏとインターフェイス処理Ｉ　　　　　　ｎ 部２〜２．４□〜４ｎとの接続を切り替えてｎ も、インターフェイス回路部１、〜１ｎと対応する入力
端子１１〜Ｉ　ｎ及びインターフェイス回路部５〜５　
と対応する出力端子０１〜Ｏｎとのｎ 接続状態が保てるようにする。

そのため、本実施例では入力側及び出力側に複数のセレ
クタ６．６　、・・・、６．７．７□、１　２　　　　
ｎ　　１ ・・・、７　を設ける。セレクタ６、〜６ｎ及び７□〜
７　はインターフェイス回路部１、〜１ｎ及び５〜５　
とインターフェイス処理部２□〜２ｎｎ 及び４□〜４ｏとの接続切替に対応して、インタフェー
ス回路部１〜１　及び５□〜５ｎを対応ｉ　　　　　　
ｎ する入力端子ｉ　　−ｉ　　及び出力端子０１〜Ｏ１ｌ
　　　　　　ｎ に接続するように切り替えられる。例えば、インターフ
ェイス回路部１２とインターフェイス処理部２　及びイ
ンターフェイス処理部４３とインタ−フェイス回路部５
□とを接続したときは、インターフェイス処理部２　と
入力端子１２及び出力端子０　とインターフェイス処理
部４３とをそれぞれ接続する。

このように、セレクタ６〜６．７１〜７ｎｌ　　　　　
　ｎ を設けることにより、共通スイッチ部３゜の切り替えが
不要となり、制御が容易になる。

なお、セレクタ８．８　、・・・、８　は０系の１　　
２　　　　　ｎ 共通スイッチ部３　と１系の共通スイッチ部３１とを切
り替えるものモある。

次に、第５図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第５図において、第１図及び第４図と同様の機能を
果たす部分については同一の符号を付し、その説明は省
略する。

本実施例では１対１に対応しているインターフェイス回
路部１〜１．５□〜５ｎとインターｎ フェイス処理部２〜２．４１〜４ｎのうちいｎ ずれのインターフェイス処理部に故障が生じても、イン
ターフェイス処理部２（ｎｉｌ）　　　（ｎヤ１）に接
、　４ 続切替するようにしたものである。本実施例によれば、
故障が生じたインターフェイス処理部のみの接続を切り
替えるだけで良いので、故障に対して速やかに対応でき
る。

なお、ｋを大きくとったときは、全部のインターフェイ
ス回路部１〜１．５１〜５ｏに対しＩ　　　　　　ｎ て、共通にに個のインターフェイス処理部（ｎｉｌ）　
　　（ｎ＋ｋ）　　　（ｎ＋１）　　　（ｎ＋ｋ）を設
９す２　　〜２　　．４　　〜４ でもよいが、全体を９個のブロックに分割して、各ブロ
ックにｍ個のインターフェイス処理部を設けるようにし
てもよい。即ち、ＩＩ　−に／ｍとなる。

この場合は、ｎ／１１個からなる一つのブロックに、ｍ
個の予備のインターフェイス処理部を持たせたものを９
個組み合せたことになる。

又、本実施例では第４図に示した実施例と同様にセレク
タ６〜６．７１〜７ｎを設けているｎ が、これらのセレクタ６〜６．７１〜７ｎはｌ　　　　
　　ｎ なくてもよい。

（発明の効果） 以上説明したように第１の発明においては、ｎ個のイン
ターフェイス回路部が対応するｎ個のインターフェイス
処理部を介して共通スイッチ回路部の接続端子に接続さ
れており、インターフェイス処理部のいずれかに故障が
生じると、接続切替手段が故障していないインターフェ
イス処理部を介して、インターフェイス回路部を接続端
子に接続するので、高い信頼性を満たすと同時に経済的
な冗長構成が取れ得る冗長構成によるデジタル自動交換
機の通話路が得られるという効果を奏する。

又、第２の発明においては第１の発明と同様にｎ個のイ
ンターフェイス回路部がｎ個のインターフェイス処理部
を介して共通スイッチ回路部の接続端子に接続されてお
り、インターフェイス処理部のいずれかに故障が生じる
と、接続切替手段が故障していないインターフェイス処
理部を選択するとともに、端子選択手段が接続切替手段
の選択したインターフェイス処理部を介して、インター
フェイス回路部を対応する接続端子に接続するので、高
信頼性及び経済的な冗長構成が取れ、さらに共通スイッ
チ部のバスの切り替えが不要となり、制御が容易な冗長
構成によるデジタル自動交換機の通話路が得られるとい
う効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図、第２図は従来のデ
ジタル自動交換機の通話路のブロック図、第３図（ａ）
〜（ｆ’）は本発明の一実施例に係る冗長構成によるデ
ジタル自動交換機の通話路の切り替えを説明する遷移図
、第４図及び第５図はそれぞれ本発明の一実施例に係る
冗長構成によるデジタル自動交換機の通話路のブロック
図である。 １　．１．−・・、１．５．５　、・・・、５ｎ１２　
　　　　　ｎ１２ はインターフェイス回路部、 ２　）２５１ＨＳ２５２（ｎ＋１）Ｃハ１　　２　　　
　　ｎ つ　　　　　　　　、　　　４　　　　Ｓ　　４　　　
　ｓ　　＝’　Ｓ　　４　　　）　　４　（ｎ＋１）　
　’　　…　１’−（ｎ＋ｋ）　　　ｌ　　　２　　　
　　ｎ４（。＋ｋ）はインターフェイス処理部、３．３
．３□は共通スイッチ回路部、 ６　．６　　、・・・、６　．７　．７　　、・・・７
　．１　　　　２　　　　　　　　ｎ　　　　　ｌ　　
　　　２　　　　　　ｎ８．８　、・・・、８　はセレ
クタ １　　２　　　　　ｎ １１　％　１２〜””　ｉｎ　”　（ｎ＋１）　”ハｉ
　（ｎ＋ｋ）は入力端子、 ０１ゝ０２ゝ゛°°Ｓ０口ゝ０（ｎ＋１）％”’％０（
。＋ｋ）は出力端子である

Claims (2)

【特許請求の範囲】
1. （１）ｎ（ｎは正整数）個のインターフェイス回路部と
   、 ｎ＋ｋ（ｋは正整数）個のインターフェイス処理部と、 前記ｎ個のインターフェイス回路部に対応する少なくと
   もｎ個の接続端子を有する共通スイッチ回路部と、 前記ｎ個のインターフェイス回路部のそれぞれについて
   、前記ｎ＋ｋ個のインターフェイス処理部のうち、少な
   くとも２個以上のインターフェイス処理部を選択的に接
   続する接続切替手段と、を備えたことを特徴とする冗長
   構成によるデジタル自動交換機の通話路。
2. （２）ｎ（ｎは正整数）個のインターフェイス回路部と
   、 ｎ＋ｋ（ｋは正整数）個のインターフェイス処理部と、 前記ｎ個のインターフェイス回路部に対応する少なくと
   もｎ個の接続端子を有する共通スイッチ回路部と、 前記ｎ個のインターフェイス回路部のそれぞれについて
   、前記ｎ＋ｋ個のインターフェイス処理部のうち、少な
   くとも２個以上のインターフェイス処理部を選択的に接
   続する接続切替手段と、前記インターフェイス処理部と
   前記接続端子との間に設けられ、前記切替手段による接
   続に対応して、前記インターフェイス回路部を該インタ
   ーフェイス回路部に対応する接続端子に接続する端子選
   択手段と、 を備えたことを特徴とする冗長構成によるデジタル自動
   交換機の通話路。