JPH0115202B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はラテラルPNPトランジスタによつて
構成されるカレントミラー回路に関する。

従来よりカレントミラー回路は、オペアンプ、
コンパレータ、Ａ／Ｄ、Ｄ／Ａ変換器などのアナ
ログ回路に用いられており、バイアス回路、信号
伝達回路、又アクテイブロード回路として有効で
ある。

第１図ａは、PNPトランジスタを使用したカ
レントミラーの簡単な表記法であり端子２は入
力、端子３は出力端子を表わす。ブロツク１は、
トランジスタと抵抗で構成されるミラー回路、
V₁は電源、４はGNDを、I₁は入力電流、I₂は出
力電流を表わす。I₁とI₂の電流比は、ブロツク１
内のトランジスタのデイメンシヨン、抵抗値を調
整する事により所望の比に設定できる。第１図ｂ
は、ミラー回路の具体的な構成の一例を示す。第
１図(1)と対応する部分は同じ記号で表わされてい
る。R₁、R₂はI₁とI₂の比を決定する為の抵抗、Q₁
〜Q₄はPNPトランジスタを表わす。今、簡単に
R₁とR₂の比が１、Q₁〜Q₄のトランジスタがすべ
て同じ大きさでありかつhfeが同一であるとする
と仮定すると、入力I₁と出力I₂の比は、次のよう
になる。

I₂／I₁＝１−２／hf²e＋2hfe＋２ (1) 通常hfeは50以上あるので(1)式の第２項の誤差
は、0.0008即ち0.08％で極めて小さく無視できる
ので入力電流I₁の流れる方向を全く反転してしか
も同一の値でもつてI₂に出力できる。しかしなが
ら、集積回路で一般に用いられるラテラルPNP
トランジスタで上記のカレントミラーを構成した
場合は、問題が生じる。第２図は、ラテラル
PNPの断面図を示す。図で５はエミツタ電極、
６はコレクタ電極、７はベース電極、８はN⁺拡
散ベース領域、９はＰ拡散コレクタ領域、１６は
同じくＰ拡散でエミツタ領域、１０はN^-エピ・
ベース領域である。又１５はＰ拡散絶縁領域、１
２はN⁺埋込領域、１３はＰ型基板領域、１１は
Ｎエピと絶縁領域の境界面、１４はＮエピとＰ型
基板との境界面を表わす。又、１７はエミツタよ
り注入されたホールを表わす。エミツタ１６から
注入されたホールは、大方がコレクタ９に到達す
るが、一部は境界面１１，１４を通過して、絶縁
領域から基板に漏れる。別な言い方をすれば基板
が第２のコレクターとして働く。漏れの程度は、
約２％であり、なお都合の悪い事に、この漏れ電
流はラテラルPNPトランジスタのコレクタ、エ
ミツタ電圧V_CEに大きく依存する。例えば、V_CE
を2Vから22V程度変化させると基板への漏れは、
１％程度減る。なぜならば、V_CEを増加させると
ベース・コレクタ間も同じだけ増加しベース・コ
レクタ間の電界が強くなる。この強電界により、
ベース・コレクタ間の空乏層がN^-エピ10領域へ
深く浸入し、エミツタより注入されたホールの基
板へ漏れる分が減少する。その減少分だけ、コレ
クタ９に到達する電流が増加するのである。

一般に第１図に述べたカレントミラーにおい
て、入出力端子間の電圧は大きく異なり、その差
は10〜20Vにも達する。従つて、第１図のカレン
トミラーにおいて、抵抗R₁とR₂の比精度、Q₁〜
Q₄のトランジスタ整合性をいくらよくしても、
仮に完全に整合がとれたとしても、上述したコレ
クタ・エミツタ間電圧差による基板への漏れ電流
が存在し、そのオーダが１％にも達するのでは、
高精度なミラー回路が構成できない事を意味し、
従来から大きな問題となつていた。第１図ｂでは
Q₁とQ₂のCE間電圧は約0.7Vで等しいが、Q₄が
0.7Vに対しQ₃のCE間電圧が10〜20Vにも達する。
入出力端子間のこの電圧差が問題なのである。

本発明は上述のようにミラー回路の入出力間電
圧が10〜20Vに達し、基板への漏れ電流差が生じ
ても、これを完全に補償し、高精度なミラー回路
を提供するものである。

第３図に本発明を示す。２５はラテラルPNP
を使用しているカレントミラー回路、２６は
NPNトランジスタを使用したカレントミラー回
路であり例えば第４図の如き構成が考えられる。
対応を明確する為に第３図と対応するところは同
じ記号で表わしてある。電源V₃に同じ電流増幅
率h_feをもつNPNトランジスタQ₅とQ₆とのエミツ
タを接続し、これらNPNトランジスタQ₅とQ₆の
ベース同志とNPNトランジスタQ₅のコレクタと
を共通に接続し、NPNトランジスタQ₅のコレク
タ・ベース共通接続点を入力端子２２、NPNト
ランジスタQ₆のコレクタを出力端子２３として
いる。これらNPNトランジスタQ₅とQ₆の電流増
幅率h_feが十分大きいと入力電流I₅と出力電流I₆と
はほぼ等しくなる。またNPNトランジスタQ₅と
Q₆とは通常縦型トランジスタで形成されるので
基板への漏れ電流はない。今、電流源I₃がカレン
トミラー入力端子３６に入り出力端子３５より流
れ出て、電源V₄に入る電流I₁₁をI₃にできるだけ
一致させたい場合を考える。前述したように端子
３６と３５の電位差は大きいので端子３５より流
れ出る電流I₇は、I₃と比し、基板に漏れる電流が
減つた分だけ大きい。又カレントミラー２６に供
給される電圧V₃をV₄により約0.7V下げておけば
端子２２，２３の電圧はほぼ等しい。従つてカレ
ントミラー２５の第２の出力端子３４より流れ出
る電流I₈はI₇と等しい。前述のCE間電圧差による
カレントミラーの出力端子電流差をεとおくと、
（ε＞０）I₇、I₃、I₈は次のような関係にある。

I₇＝I₃＋ε (2) I₈＝I₃＋ε (3) 又、I₃と同じ値の電流I₄を端子２２に流す。こ
れは、NPNトランジスタを用いたカレントミラ
ーで容易に構成できる。するとカレントミラー２
６に流れ込む電流I₅は、次のようになる。

I₅＝I₈−I₄ (4) ＝ε (5) カレントミラーの性質より I₅＝I₆ (6) なのでI₁₁は次のようになる。

I₁₁＝I₇−I₆ (7) ＝I₃＋ε−ε (8) ＝I₃ (9) 即ち当初、所望のI₃と全く同一の値が得られ
る。説明が遅れたが第３図中、２出力端子を有す
るカレントミラー２５は第５図に示すように第１
図の構成を少し変更すれば、容易に構成できる。
第３図と対応するものは同一の記号で表わしてい
る。R₃〜R₅は値が同一の抵抗、Q₇〜Q₁₂は同一形
状のラテラルPNPトランジスタ、D₁はダイオー
ド、Q₁₃，Q₁₄はバーテイカルPNPでV^-は最低電
位を表わす。ラテラルPNPトランジスタQ₇，
Q₈，Q₉の各ベースは共通に接続され、各エミツ
タはそれぞれ抵抗R₃，R₄，R₅を介して正の電源
V₂に接続されている。また、これらラテラル
PNPトランジスタQ₇，Q₈，Q₉の各コレクタはや
はりベースが共通に接続されたラテラルPNPト
ランジスタQ₁₀，Q₁₁，Q₁₂の各エミツタにそれぞ
れ接続されており、ラテラルNPNトランジスタ
Q₁₂のベース・コレクタ間にはラテラルPNPトラ
ンジスタQ₁₄のベース・エミツタ間が接続されて
いる。このラテラルPNPトランジスタQ₁₂のコレ
クタはラテラルPNPトランジスタQ₁₃のベース・
エミツタ接合とダイオードD₁を介してラテラル
PNPトランジスタQ₇，Q₈，Q₉の共通ベース接続
点に接続されている。ラテラルPNPトランジス
タQ₁₃とQ₁₄とのコレクタは共に相対的に負の電
源V^-に接続されている。ラテラルPNPトランジ
スタQ₁₂のコレクタは入力端子３６として入力電
流I₃を受けている。ラテラルPNPトランジスタ
Q₁₁とQ₁₀との各コレクタはそれぞれ第１および
第２の出力端子３５，３４に接続されている。構
成トランジスタはラテラルPNPトランジスタで
あるので、基板への漏れ電流が生じ、入力電流I₃
と出力電流I₇，I₈とは必ずしも等しくならない
が、出力電流I₇とI₈とは等しくなる。

従つて、第３図に第４図および第５図のカレン
トミラー回路を適用すると、第５頁20行目から第
７頁８行目で説明したように、入力電流I₃と出力
電流I₁₁とはラテラルトランジスタの基板への漏
洩電流にかかわらず等しくなる。又、今までの説
明はカレントミラー回路の入出力電流比が１：１
の場合についてに限つたが、本発明が、入出力電
流比が１：ｎ（ｎは実数）の場合にも有効である
事は言うまでもない。即ちカレントミラー比を決
定する抵抗比（第１図のR₁＝R₂）を１：ｎに選
びかつQ₁とQ₂，Q₃とQ₄のデイメンシヨン比を
ｎ：１に選べばよい。

こうして本発明は、モノリシツクICの構造に
帰因する。一見、どう補償する事もできないラテ
ラルPNPの基板への漏れ電流を、カレントミラ
ーを巧みに使用し、回路的に補償する事を可能に
した。これにより高精度な、ラテラルNPNカレ
ントミラーが提供できた。

【図面の簡単な説明】

第１図ａはPNPカレントミラー図、第１図ｂ
はミラー回路の一例を示す図、第２図はラテラル
PNPトランジスタの断面図、第３図は本発明の
カレントミラー回路ブロツク図、第４図は第３図
中NPNカレントミラー回路２６の一例を示す図、
第５図は第３図中ラテラルPNPカレントミラー
回路２５の回路の一例を示す図である。 Q₁〜Q₄……トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 一方の電源に共通端子が接続され、入力端子
   に入力電流を受け、同じ電流値の出力電流を生じ
   る第１および第２の出力端子を有する横型トラン
   ジスタを含んで構成される第１のカレントミラー
   回路と、他方の電源ラインに共通端子が接続さ
   れ、出力端子に前記第１のカレントミラー回路の
   前記第１の出力端子が接続され、入力端子に前記
   第１のカレントミラー回路の前記第２の出力端子
   が接続されて横型トランジスタを含まずに構成さ
   れる第２のカレントミラー回路と、前記第１のカ
   レントミラー回路の前記第２の出力端子と前記第
   １のカレントミラー回路の前記入力端子との接続
   点に前記入力電流と等しい電流を供給する手段
   と、前記第１のカレントミラー回路の前記第１の
   出力端子と前記第２のカレントミラー回路の前記
   出力端子との接続点から出力電流を取り出す手段
   とを含むことを特徴とするカレントミラー回路。