JPS59196612A - カレントミラ−回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はラテラルＰＮＰ　トランジスタによって構成さ
れるカレントミラー回路に関する。

従来よ勺カレントミラー回路は、オペアンプ。

コンパレータ、Ａ／Ｄ　、Ｄ／Ａ変換器などのアナログ
回路に用いられており、バイアス回路、信号伝達回路、
又アクティブロード回路として有効である。

第１図（ａ）は、ＰＮＰトランジスタを使用したカレン
トミラーの簡単な表記法であ多端子２は入力、端子３は
出力端子を表わす。ブロック１は、トランジスタと抵抗
で構成されるミラー回路、ｖｌは電源、４はＧＮＤを、
■１は入力電流、工２は出力電流を表わす。工１と工２
の電流比は、ブロックｌ内のトランジスタのディメンシ
ョン、抵抗値を調整する事により所望の比に設定できる
。第１図（ｂ）は、ミラー回路の具体的な構成の一例を
示す。

第１図（＋）と対応する部分は同じ記号で表わされてい
る。几１．Ｒ２は１１と工２の比を決定する為の抵抗％
Ｑ１〜Ｑ４はＰＮＰ　トランジスタを表わす。今、簡単
にＲ１とＲ２の比がＩＩＱＩ〜Ｑ４のトランジスタがす
べて同じ大きさでありかっｈ４ｅが同一であるとすると
仮定すると、入カニ１と出力■２の比は、次のようにな
る。

通常ｈ＋ｅは５０以上あるので（１）式の第２項の誤差
は、ｏ、ｏｏｏｓ即ちｏ、ｏｓｓで極めて小さく無視で
きるので入力電流１１の流れる方向を全く反転してしか
も同一の値でもって工２に出力できる。しかしながら、
集積回路で一般に用いられるラテラルＰＮＰ　トランジ
スタで上記のカレントミラーを構成した場合は、問題が
生じる。第２図は、ラテラルＰＮＰの断面図を示す。図
で５はエミッタ電極、６はコレクタ電極、７はベース電
極、８はＮ　拡散ベース領域、９はＰ拡散コレクタ領域
、１６は同じくＰ拡散でエミッタ領域、１０はＮ　エビ
・ベース領域である。又１５はＰ拡散絶縁領域、１２は
Ｎ　埋込領域、１３はＰ型基板領域、１１はＮエビと絶
縁領域の境界面、１４はＮエビとＰ型基板との境界面を
表わす。又、１７はエミッタより注入されたホールを表
わす。エミッタ１６から注入されたホールは、大刀がコ
レクタ９に到達するが、一部は境界面１１．１４を通過
して、絶縁領域から基板に漏れる。別な言い方をすれば
基板が第２のコレクターとして働く。漏れの程度は、約
２チであり、なお都合の悪い事に、この漏れ電流はラテ
ラルＰＮＰ　トランジスタのコレクタ、エミッタ電圧ｖ
ＣＥ　に大きく依存する。例えば％　■ＣＥを２■から
２２Ｖ程度変化させると基板への漏れは％１％程度減る
。なぜならば、７０ｇを増加させるとベース・コレクタ
間も同じたけ増加しベース・コレクタ間の電界が強くな
る。この強電界によｐ１ベース・コレクタ間の空乏層が
Ｎ　エピ１０領域へ深く侵入し、エミッタよシ注入され
たホールの基板へ漏れる分が減少する。その減少分だけ
、コレクタ９に到達する電流が増加するのである。

一般に第１図に述べたカレントミラーにおいて、入出力
端子間の電圧は大きく異なり、その差はｉ。

〜２０Ｖにも達する。従って、第１図のカレントミラー
において、抵抗′ＦＬ１とＲ２の比精度、Ｑ１〜Ｑ４の
トランジスタ整合性をいくらよくしても、仮に完全に整
合がとれたとしても、上述したコレクタ・エミッタ間電
圧差による基板への漏れ電流が存在し、そのオーダが１
％にも達するのでは、高精度なミラー回路が構成できな
い事を意味し、従来から大きな問題となっていた。第１
図（ｂ）ではＱｌとＱ２のＣＥ間雷電圧約０．７■で等
しいが、Ｑ４が０．７Ｖに対しＱ３のＣＥ間雷電圧１０
〜２０■にも達する。入出力端子間のこの電圧差が問題
なのである。

本発明は上述のようにミラー回路の入出方間電圧がｌＯ
〜２０Ｖに達し、基板への漏れ電流差が生じても、これ
を完全に補償し、高精度なミラー回路を提供するもので
ある。

第３図に本発明を示す。２５はラテラルＰＮＰを使用し
ているカレントミラー回路、２６はＮＰＮトランジスタ
を使用したカレントミラー回路であり例えば第４図の如
き構成が考えられる。対応を明確する為に第３図と対応
するところは同じ記号で表わしである。Ｑ　ｓ　、　Ｑ
　ａは同一のＮＰＮトランジスタである。今、電流源Ｉ
３がカレントミラー入力端子３６に入り出力端子３５よ
り流れ出て、電源■４に入る電流１１１を工３にできる
だけ一致させたい場合を考える。前述したように端子３
６と３５の電位差は大きいので端子３５より流れ出る電
流エフは、Ｉｌｌと比し、基板に漏れる電流が減った分
だけ大きい。又カレントミラー２６に供給される電圧■
３を■４より約０．７■下げておけば端子２２．２３の
電圧はほぼ等しい。従ってカレントミラー２５の第２の
出力端子３４よシ流れ出る電流Ｉ８はＩ７と等しい。前
述の０１間電圧差によるカレントミラーの入出力端子電
流差をεとおくと、（ε＞０）Ｉ７　、Ｉａ　、Ｉｓは
次のような関係にある。

ｌ７＝ＩＢ＋６　　　　　　　　　　　　　（２）Ｉｓ
＝Ｉａ＋ε　　　　　　　　　　　（、う）又、Ｉａと
同じ値の電流Ｉ４を端子２２に流す。

これは、ＮＰＮ）ランジスタを用いたカレントミラーで
容易に構成できる。するとカレントミラー２６に流れ込
む電流工５は、次のようになる。

Ｉ　６　＝　Ｉ　８−　Ｉ　４　　　　　　　　　　　
　　（４）＝ε　　　　　　　　　　　　　　　　　　
　　（５）カレントミラーの性質より 工５＝Ｉ６　　　　　　　　　　　　　　　　（６）な
のでＩ　１１は次のようになる。

Ｉ　１！＝Ｉ　？−Ｉ　６（７） ＝Ｉ３＋ε−ε　　　　　　　　　　　（８）＝　■ａ
　　　　　　　　　　　　　　　　（９）即ち当初、所
望の１３と全く同一の値が得られる。

説明が遅れたが第３図中、２出力端子を有するカレント
ミラー２５は第５図に示すように第１図の構成を少し変
更すれば、容易に構成できる。第３図と対応するものは
同一の記号で表わしている。

Ｒ３〜凡５は値が同一の抵抗％Ｑ７〜Ｑ１２は同一形状
のラテラルＰＮＰトランジスタ、ＤＩはダイオード、Ｑ
１３１Ｑ１４はパーティカルＰＮＰで■は最低電位を表
わす。Ｉ３とＩ７．Ｉ８の比は、次のようになり りｌ−０，００１６（８） り１（９） 今、問題にしているε（＝＝、ｚｏ、０１）に対して無
視できる事を付は加える。又、今までの説明はカレント
ミラー回路の入出力電流比が１：１の場合についてに限
ったが、本発明が、入出力電流比がｌ：ｎ（ｎは実数）
の場合にも有効である事は言うまでもない。即ちカレン
トミラー比を決定する抵抗比（第１図のＲ１＝　Ｒ２）
をｌ：ｎＫ選びがッＱｚとＱ２．Ｑ３とＱ４のディメン
ション比をｎ：ｌに選べばよい。

こうして本発明は、モノリシックＩＣの構造に帰因する
。−見、どう補償する事もできないラテラルＰＮＰの基
板への漏れ電流を、カレントミラーを巧みに使用し、回
路的に補償する事を可能にした。これにより高精度な、
ラテラルＮＰＮカレントミラーが提供できた。

【図面の簡単な説明】

第１図（ａ）はＰＮＰカレントミラー図、Ｍ　ｌ　図（
ｂ）はミラー回路の一例を示す図、第２図はラテラルＰ
ＮＰ　）ランジスタの断面図、第３図は本発明のカレン
トミラー回路ブロック図、第４図は第３図中ＮＰＮカレ
ントミラー回路２６の一例を示す図、第５図は第３図中
ラテラルＰＮＰカレントミラー回路２５０回路の一例を
示す図である。 Ｑｌ〜Ｑ４・・・・・・トランジスタ。 （ｉｐ） 第　１　図 箭４区 第５図

Claims (1)

【特許請求の範囲】
1. ラテラルＰＮＰトランジスタで構成される第１の一定な
   出力比を有するカレントミラー回路の入力端子に第１の
   電流源が接続され、該カレントミラー回路の第１の出力
   端子電流が、前記第１の電流源と同一極性でかつ上記一
   定比を有する第２の電流源と結ばれておシ、かつ第２Ｏ
   ＮＰＮトランジスタで構成されるカレントミラー回路の
   入力端子に結合され、該第２のカレントミラー回路の出
   力端子は、前記第１のカレントミラー回路の第２の出力
   端子に結合されておシかつこの結合点を出力端子とする
   ことを特徴とするカレントミラー。