JPH01152523A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH01152523A JPH01152523A JP31087187A JP31087187A JPH01152523A JP H01152523 A JPH01152523 A JP H01152523A JP 31087187 A JP31087187 A JP 31087187A JP 31087187 A JP31087187 A JP 31087187A JP H01152523 A JPH01152523 A JP H01152523A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- data
- selector
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、ディジタル電子回路における信号検出回路に
関する。
関する。
従来、この種の信号検出回路は、第２図に示す回路例の
ように、モノステーブル・マル千／−イブレータｌｌ、
外付コンデンサ１２、および抵抗１３で構成されており
、コンデンサ１２および抵抗１３の時定数で決定される
時間中に被測定信号ａの立上り変化がないと、モノステ
ーブル・マルチバイブレータ１１の出力が“１°°レヘ
ルを維持できず０”となるため、これにより信号を検出
するようになっていた。 ［解決すべき問題点］ 上述した従来の信号検出回路には、次のような問題点が
あった。 ■ 検出時間がコンデンサ、抵抗の時定数で決まるため
、これら素子は高精度のものを要求され、高価格である
。 クシ）被測定信号が一定周期のものでないと検出がむず
かしい。 （３） コンデンサおよび抵抗が含まれているため。 集積化がむずかしく大形となる。 本発明はこのような問題点を解決するためになされたも
ので、コンデンサ、抵抗などの受動部品を使わず、集積
化の容易なディジタル回路のみで構成することによって
小形化を図るとともに、周期の一定でない被測定信号も
容易かつ確実に検出できるようにした信号検出回路の提
供を目的とする。 ［問題点の解決手段］ 上記目的を達成するために、本発明の信号検出回路は、
ｌまたはθレベルに固定された信号のいずれかを選択し
て出力するセレクタと、データ端子に上記セレクタの出
力信号を入力するとともに、クロック端子に被測定信号
を入力するフリップフロップとを備え、上記フリップフ
ロップの出力にもとづき被測定信号の有無を検出する構
成としである。 すなわち、−組の２−１データセレクタにそれツレ“°
０”と“°１”を入れ、プロセッサのコマンドにより、
そのいずれか一方のデータを選択する。そして、セレク
タの後段に設けられたデータフリップフロップのクロッ
ク端子に被測定信号の立上り入力があると、セレクタの
情報がそのデータフリップフロップに取り込まれる。 その後、プロセッサにより、上記データフリップフロッ
プのボートの内容をリードして、もしその内容が先にプ
ロセッサの選択した内容と一致していた場合は、被測定
信号が動作しており、一致していない場合は動作してい
ないと判断する。 ［実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。 図面において、ｌは“ｌ”または“０”レベルに固定さ
れた信号のいずれかを選択して出力するセレクタである
。２はデータフリップフロップで、データ端子２ａにセ
レクタ１の出方した信号を入力するとともに、クロック
端子２ｂに被測定信号ａを入力する。 ３は３ステート書バツフア、４はプロセッサである。３
ステート・バッファ３は、データフリップフロップ２の
内容をプロセッサ４に読み込ませるためのポートとして
機能する。プロセッサ４は、データバスを介してデータ
フリップフロップ２のデータを読む。 ６は信号設定用のデータフリップフロップで、プロセッ
サ４によりアドレスデコーダ５を通して出力させた値“
θ″または“１″をセットする。 次に、動作を説明する。 プロセッサ４は、アドレスデコーダ５を通してデータフ
リップフロップ６にアクセスして、プロセッサ４のデー
タバスから出力した値をデータフリップフロップ６にセ
ットする。このとき、プロセッサ４のデータバスからＯ
”が出力されれば、データフリップフロップ６に“０”
がセットされ、その結果、セレクタ１は“１パを選択す
る。 逆に、プロセッサ４のデータバスに°ｌ”が出力されれ
ば、セレクタｌは“ｌ”を選択する。 その後、シグナル端子７に被測定信号が入力されると、
その信号の立上りでデータフリップフロップ２がセレク
タｌのデータを取り込む、そして、データバスに送られ
たデータフリップフロップ２のデータをプロセッサ４が
読んで、データフリップフロップ６に書いた内容と比較
する。その結果、プロセッサ４で、シグナル端子７の動
作が確認される。 なお１本発明ではプロセッサを使用しているが、本回路
の処理は、時間のかかる処理でないため、通常は他の仕
事をさせておき、一定周期毎に本回路の処理を行なうよ
うにすれば、プロセッサの使用がデメリットとなること
はない。 ［発明の効果］ 以上説明したように本発明によれば、コンデンサ、抵抗
などの受動部品を使わず、ディジタル回路のみで回路を
構成でき、また２周期が一定でない被測定信号について
も、プロセッサのプログラムを変更して周期を延ばすこ
とにより確実に対応できるという効果がある。
ように、モノステーブル・マル千／−イブレータｌｌ、
外付コンデンサ１２、および抵抗１３で構成されており
、コンデンサ１２および抵抗１３の時定数で決定される
時間中に被測定信号ａの立上り変化がないと、モノステ
ーブル・マルチバイブレータ１１の出力が“１°°レヘ
ルを維持できず０”となるため、これにより信号を検出
するようになっていた。 ［解決すべき問題点］ 上述した従来の信号検出回路には、次のような問題点が
あった。 ■ 検出時間がコンデンサ、抵抗の時定数で決まるため
、これら素子は高精度のものを要求され、高価格である
。 クシ）被測定信号が一定周期のものでないと検出がむず
かしい。 （３） コンデンサおよび抵抗が含まれているため。 集積化がむずかしく大形となる。 本発明はこのような問題点を解決するためになされたも
ので、コンデンサ、抵抗などの受動部品を使わず、集積
化の容易なディジタル回路のみで構成することによって
小形化を図るとともに、周期の一定でない被測定信号も
容易かつ確実に検出できるようにした信号検出回路の提
供を目的とする。 ［問題点の解決手段］ 上記目的を達成するために、本発明の信号検出回路は、
ｌまたはθレベルに固定された信号のいずれかを選択し
て出力するセレクタと、データ端子に上記セレクタの出
力信号を入力するとともに、クロック端子に被測定信号
を入力するフリップフロップとを備え、上記フリップフ
ロップの出力にもとづき被測定信号の有無を検出する構
成としである。 すなわち、−組の２−１データセレクタにそれツレ“°
０”と“°１”を入れ、プロセッサのコマンドにより、
そのいずれか一方のデータを選択する。そして、セレク
タの後段に設けられたデータフリップフロップのクロッ
ク端子に被測定信号の立上り入力があると、セレクタの
情報がそのデータフリップフロップに取り込まれる。 その後、プロセッサにより、上記データフリップフロッ
プのボートの内容をリードして、もしその内容が先にプ
ロセッサの選択した内容と一致していた場合は、被測定
信号が動作しており、一致していない場合は動作してい
ないと判断する。 ［実施例］ 以下、本発明の一実施例について図面を参照して説明す
る。 図面において、ｌは“ｌ”または“０”レベルに固定さ
れた信号のいずれかを選択して出力するセレクタである
。２はデータフリップフロップで、データ端子２ａにセ
レクタ１の出方した信号を入力するとともに、クロック
端子２ｂに被測定信号ａを入力する。 ３は３ステート書バツフア、４はプロセッサである。３
ステート・バッファ３は、データフリップフロップ２の
内容をプロセッサ４に読み込ませるためのポートとして
機能する。プロセッサ４は、データバスを介してデータ
フリップフロップ２のデータを読む。 ６は信号設定用のデータフリップフロップで、プロセッ
サ４によりアドレスデコーダ５を通して出力させた値“
θ″または“１″をセットする。 次に、動作を説明する。 プロセッサ４は、アドレスデコーダ５を通してデータフ
リップフロップ６にアクセスして、プロセッサ４のデー
タバスから出力した値をデータフリップフロップ６にセ
ットする。このとき、プロセッサ４のデータバスからＯ
”が出力されれば、データフリップフロップ６に“０”
がセットされ、その結果、セレクタ１は“１パを選択す
る。 逆に、プロセッサ４のデータバスに°ｌ”が出力されれ
ば、セレクタｌは“ｌ”を選択する。 その後、シグナル端子７に被測定信号が入力されると、
その信号の立上りでデータフリップフロップ２がセレク
タｌのデータを取り込む、そして、データバスに送られ
たデータフリップフロップ２のデータをプロセッサ４が
読んで、データフリップフロップ６に書いた内容と比較
する。その結果、プロセッサ４で、シグナル端子７の動
作が確認される。 なお１本発明ではプロセッサを使用しているが、本回路
の処理は、時間のかかる処理でないため、通常は他の仕
事をさせておき、一定周期毎に本回路の処理を行なうよ
うにすれば、プロセッサの使用がデメリットとなること
はない。 ［発明の効果］ 以上説明したように本発明によれば、コンデンサ、抵抗
などの受動部品を使わず、ディジタル回路のみで回路を
構成でき、また２周期が一定でない被測定信号について
も、プロセッサのプログラムを変更して周期を延ばすこ
とにより確実に対応できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例に係る信号検出回路のブロッ
ク図、第２図は従来の信号検出回路の構成図である。 ｌ：セレクタ ２：データ・フリップフロップ ３：３ステート・バッファ ４：プロセッサ（ＣＰＵ） ５ニアドレスデコーダ ６：データ・７リツプフロツプ（Ｄ Ｆ）７：シグナル
入力端子
ク図、第２図は従来の信号検出回路の構成図である。 ｌ：セレクタ ２：データ・フリップフロップ ３：３ステート・バッファ ４：プロセッサ（ＣＰＵ） ５ニアドレスデコーダ ６：データ・７リツプフロツプ（Ｄ Ｆ）７：シグナル
入力端子
Claims (1)
- １または０レベルに固定された信号のいずれかを選択
して出力するセレクタと、データ端子に上記セレクタの
出力信号を入力するとともに、クロック端子に被測定信
号を入力するフリップフロップとを備え、上記フリップ
フロップの出力にもとづき被測定信号の有無を検出する
ことを特徴とした信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310871A JP2638014B2 (ja) | 1987-12-10 | 1987-12-10 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310871A JP2638014B2 (ja) | 1987-12-10 | 1987-12-10 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01152523A true JPH01152523A (ja) | 1989-06-15 |
| JP2638014B2 JP2638014B2 (ja) | 1997-08-06 |
Family
ID=18010391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310871A Expired - Lifetime JP2638014B2 (ja) | 1987-12-10 | 1987-12-10 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638014B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921718U (ja) * | 1982-07-31 | 1984-02-09 | 日本電気ホームエレクトロニクス株式会社 | パルス数監視回路 |
-
1987
- 1987-12-10 JP JP62310871A patent/JP2638014B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921718U (ja) * | 1982-07-31 | 1984-02-09 | 日本電気ホームエレクトロニクス株式会社 | パルス数監視回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638014B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002230977A (ja) | マルチポートメモリのアービタ装置及び半導体装置 | |
| KR910006831A (ko) | 마이크로컴퓨터와의 주변장치 접속용 제어기 | |
| JPH01152523A (ja) | 信号検出回路 | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JPS6218939B2 (ja) | ||
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS60211561A (ja) | マイクロコンピユ−タ | |
| KR870000834Y1 (ko) | 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 | |
| JPS59231639A (ja) | 端末インタ−フエ−ス装置 | |
| JPS63233455A (ja) | マイクロプロセツサ | |
| JPS62280936A (ja) | 暴走検出方法 | |
| JPS6116094B2 (ja) | ||
| JPS62224852A (ja) | デイジタル・シグナル・プロセツサ | |
| JPS6454547A (en) | Information processor with program trace function | |
| JPH03119449A (ja) | 計算装置 | |
| JPH06124257A (ja) | シリアル入出力制御回路 | |
| JPS61226866A (ja) | 基板の自動識別方式 | |
| JPS63318651A (ja) | メモリ管理回路 | |
| JPH0646411B2 (ja) | 終了ト−クン出力回路 | |
| EP0300507A2 (en) | Generator for generating a bus cycle end signal for debugging operation | |
| JPS63313237A (ja) | マイクロコンピユ−タ | |
| JPS5851333U (ja) | プログラム処理装置 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPH02151954A (ja) | プログラムの処理速度制御装置 | |
| JPH04330549A (ja) | 制御装置 |