JPS61226866A - 基板の自動識別方式 - Google Patents
基板の自動識別方式Info
- Publication number
- JPS61226866A JPS61226866A JP6730185A JP6730185A JPS61226866A JP S61226866 A JPS61226866 A JP S61226866A JP 6730185 A JP6730185 A JP 6730185A JP 6730185 A JP6730185 A JP 6730185A JP S61226866 A JPS61226866 A JP S61226866A
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- board
- information
- function
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 241000287828 Gallus gallus Species 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板の識別子部が当該識別子部を指定するリ
ード命令が発行される度に更新された識別子情報をデー
タ・バス上に出力するようになった基板の自動識別方式
に関するものである。
ード命令が発行される度に更新された識別子情報をデー
タ・バス上に出力するようになった基板の自動識別方式
に関するものである。
基板の識別子部に、識別子出力機能と、識別子を読み取
るためのリード命令が発行される度に識別子情報を更新
する機能を付加し、プログラムで識別子を読み取るため
のリード命令を複数回発行し得られた識別子情報列で基
板の種類を識別するようにした基板の自動識別方式であ
る。
るためのリード命令が発行される度に識別子情報を更新
する機能を付加し、プログラムで識別子を読み取るため
のリード命令を複数回発行し得られた識別子情報列で基
板の種類を識別するようにした基板の自動識別方式であ
る。
従来は基板の固定のＩＤ（識別子）情報をプログラムが
読み取り、識別していたが、以下に示す欠点がある。
読み取り、識別していたが、以下に示す欠点がある。
（１） 基板の識別可能な最大値はＩＤ情報のビット
幅で決まり、その値を越える識別が必要になっても対応
することはできない。よって、ビット幅にある程度余裕
を持たせることが必要であり、高価なものとなる。
幅で決まり、その値を越える識別が必要になっても対応
することはできない。よって、ビット幅にある程度余裕
を持たせることが必要であり、高価なものとなる。
（２）上記ＩＤ情報を出力する機能の存在しない基板が
混在する場合にはそれらを識別することはできない。
混在する場合にはそれらを識別することはできない。
本発明は上記の考察に基づくものであって、基板識別に
おいて識別数が増加したり、全く識別機能が考慮されて
いない基板が混在する場合であっても容易に対応でき、
且つ安価な基板の自動識別方式を提供することを目的と
している。
おいて識別数が増加したり、全く識別機能が考慮されて
いない基板が混在する場合であっても容易に対応でき、
且つ安価な基板の自動識別方式を提供することを目的と
している。
そしてそのため、本発明の基板の自動識別方式は、中央
処理装置と、該中央処理装置に接続されたバスにコネク
タを介して着脱自在に接続されると共に識別子部を持つ
基板とを有する計算機システムにおける基板の自動識別
方式であって、上記識別子部は、上記中央処理装置が当
該基板を指定する初期化命令を発行した時や電源投入時
やシステム・リセット時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を指定し
た識別子リード命令を発行した時、記憶している識別子
情報をデータ・バス上に出力し、しかる後に識別子情報
を更新して記憶することを特徴とするものである。
処理装置と、該中央処理装置に接続されたバスにコネク
タを介して着脱自在に接続されると共に識別子部を持つ
基板とを有する計算機システムにおける基板の自動識別
方式であって、上記識別子部は、上記中央処理装置が当
該基板を指定する初期化命令を発行した時や電源投入時
やシステム・リセット時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を指定し
た識別子リード命令を発行した時、記憶している識別子
情報をデータ・バス上に出力し、しかる後に識別子情報
を更新して記憶することを特徴とするものである。
第１図は本発明が適用される計算機システムの１例を示
す図である。第１図において、１は中央処理装置、２−
Ｑと２−１は基板、３−０と３−１は受は側のコネクタ
、４−０と４−１は基板のコネクタをそれぞれ示してい
る。受は側のコネクタ３−０と３−１はバスに接続され
ており、これらには基板のコネクタが差し込まれる。受
は側コネクタ３−０をスロット０のコネクタ、受は側コ
ネクタ３−１をスロット１のコネクタという、基板２−
０と２−１の中には後述する識別子部が設けられている
。基板の下にはプリンタやモデム等のデバイスが接続さ
れる。なお、第１図には基板は２個しか存在しないが、
実際にはもっと多数の基板が設置されている。
す図である。第１図において、１は中央処理装置、２−
Ｑと２−１は基板、３−０と３−１は受は側のコネクタ
、４−０と４−１は基板のコネクタをそれぞれ示してい
る。受は側のコネクタ３−０と３−１はバスに接続され
ており、これらには基板のコネクタが差し込まれる。受
は側コネクタ３−０をスロット０のコネクタ、受は側コ
ネクタ３−１をスロット１のコネクタという、基板２−
０と２−１の中には後述する識別子部が設けられている
。基板の下にはプリンタやモデム等のデバイスが接続さ
れる。なお、第１図には基板は２個しか存在しないが、
実際にはもっと多数の基板が設置されている。
本発明においては、基板内に、Ｆ／Ｆ （フリップ・フ
ロップ）等で構成された所定ビット幅の■Ｄ出力機能、
ＩＤの初期値設定機能及びプログラムがＩＤを読み取る
毎にＩＤの出力値を更新する機能を持つ識別子部を設け
る。識別子部の実施例が第２図及び第４図に示されてお
り、簡単な設計では特定のビットを順次反転させ、他の
ビットを同一の値に保持するものや、複数のビットをカ
ウンタとして更新させるもの等があり、識別個数の増加
に伴なってより安価な実現方法から採用して行けばよい
。第２図は識別子部の１実施例構成を示すものである。
ロップ）等で構成された所定ビット幅の■Ｄ出力機能、
ＩＤの初期値設定機能及びプログラムがＩＤを読み取る
毎にＩＤの出力値を更新する機能を持つ識別子部を設け
る。識別子部の実施例が第２図及び第４図に示されてお
り、簡単な設計では特定のビットを順次反転させ、他の
ビットを同一の値に保持するものや、複数のビットをカ
ウンタとして更新させるもの等があり、識別個数の増加
に伴なってより安価な実現方法から採用して行けばよい
。第２図は識別子部の１実施例構成を示すものである。
第２図において、５はフリップ・フロップ、６−０ない
し６−３は３ステート・ゲートをそれぞれ示している。
し６−３は３ステート・ゲートをそれぞれ示している。
識別子部に対して。
は固有のアドレスが割当てられている。なお、同一のス
ロットに差し込まれる基板の識別子部は同一のアドレス
を有している。中央処理装置は成る基板の識別子部の状
態を初期値に設定したい場合、その識別子部に割当てら
れたアドレスを指定してＩＤイニシャライズ命令（ライ
ト命令）を発行する。そうすると、フリップ・フロップ
５のクリア端子にクリア信号が印加される。また、電源
投入時やシステム・リセット時に無条件にクリア信号を
印加するようにすることも出来る。中央処理装置がその
識別子部に割当てられたアドレスを指定してＩＤ読出し
命令（リード命令）を発行すると、フリップ・フロップ
５のクロック端子及び３ステート・ゲート６−０ないし
６−３の制御端子にパルスが印加され、フリップ・フロ
ップ５の状態に対応する識別子情報がデータ・バスのビ
ット線ＤＢＯないしＤＢ３に出力され、しかる後にフリ
ップ・フロップ５の状態は反転される。第３図は第２図
の識別子部におけるＩＤ読出し命令の発行回数とＩＤ情
報の関係を示すものであって、第１回目のＩＤ読出し命
令が発行されるとｒｏ １００ＪのＩＤ情報がデータ・
バス上に出力され、第２回目の゛ＩＤ続出し命令が発行
されるとｒｌ Ｏ１０ＪのＩＤ情報がデータ・バス上に
出力され、第３回目のＩＤ続出し命令が発行されるとｒ
ｏ １００ＪのＩＤ情報がデータ・バス上に出力される
。以下、図示の通りである。
ロットに差し込まれる基板の識別子部は同一のアドレス
を有している。中央処理装置は成る基板の識別子部の状
態を初期値に設定したい場合、その識別子部に割当てら
れたアドレスを指定してＩＤイニシャライズ命令（ライ
ト命令）を発行する。そうすると、フリップ・フロップ
５のクリア端子にクリア信号が印加される。また、電源
投入時やシステム・リセット時に無条件にクリア信号を
印加するようにすることも出来る。中央処理装置がその
識別子部に割当てられたアドレスを指定してＩＤ読出し
命令（リード命令）を発行すると、フリップ・フロップ
５のクロック端子及び３ステート・ゲート６−０ないし
６−３の制御端子にパルスが印加され、フリップ・フロ
ップ５の状態に対応する識別子情報がデータ・バスのビ
ット線ＤＢＯないしＤＢ３に出力され、しかる後にフリ
ップ・フロップ５の状態は反転される。第３図は第２図
の識別子部におけるＩＤ読出し命令の発行回数とＩＤ情
報の関係を示すものであって、第１回目のＩＤ読出し命
令が発行されるとｒｏ １００ＪのＩＤ情報がデータ・
バス上に出力され、第２回目の゛ＩＤ続出し命令が発行
されるとｒｌ Ｏ１０ＪのＩＤ情報がデータ・バス上に
出力され、第３回目のＩＤ続出し命令が発行されるとｒ
ｏ １００ＪのＩＤ情報がデータ・バス上に出力される
。以下、図示の通りである。
第４図は識別子部の他の実施例を示す図である。
第４図において、７はカウンタ、８−０ないし８−３は
３ステート・ゲートをそれぞれ示しいる。
３ステート・ゲートをそれぞれ示しいる。
中央処理装置は成る基板の識別子部の状態を初期値に設
定したい場合、その識別子部に割当てられたアドレスを
指定してＩＤイニシャライズ命令（ライト命令）を発行
する。そうすると、カウンタ７のクリア端子にクリア信
号が印加される。中央処理装置がその識別子部に割当て
られたアドレスを指定してＩＤ読出し命令（リード命令
）を発行すると、カウンタ７のクロック端子及び３ステ
ート・ゲート８−０ないし８−３の制御端子にパルスが
印加され、カランタフの状態に対応する識別子情報がデ
ータ・バスのビット線ＤＢＯないしＤＢ３に出力され、
しかる後にカウンタ７の計数値は＋１される。第５図は
第４図の識別子部におけるＩＤ続出し命令の発行回数と
ＩＤ情報の関係を示すものであって、第１回目のＩＤ続
出し命令が発行されるとｒｏ ０００ＪのＩＤ情報がデ
ータ・バス上に出力され、第２回目のＩＤ読出し命令が
発行されるとｒｌｏｏｏＪのＩＤ情報がデータ・バス上
に出力され、第３回目のＩＤ読出し命令が発行されると
ｒｏ ０１０ＪのＩＤ情報がデータ・バス上に出力され
る。以下、図示のとおりである。
定したい場合、その識別子部に割当てられたアドレスを
指定してＩＤイニシャライズ命令（ライト命令）を発行
する。そうすると、カウンタ７のクリア端子にクリア信
号が印加される。中央処理装置がその識別子部に割当て
られたアドレスを指定してＩＤ読出し命令（リード命令
）を発行すると、カウンタ７のクロック端子及び３ステ
ート・ゲート８−０ないし８−３の制御端子にパルスが
印加され、カランタフの状態に対応する識別子情報がデ
ータ・バスのビット線ＤＢＯないしＤＢ３に出力され、
しかる後にカウンタ７の計数値は＋１される。第５図は
第４図の識別子部におけるＩＤ続出し命令の発行回数と
ＩＤ情報の関係を示すものであって、第１回目のＩＤ続
出し命令が発行されるとｒｏ ０００ＪのＩＤ情報がデ
ータ・バス上に出力され、第２回目のＩＤ読出し命令が
発行されるとｒｌｏｏｏＪのＩＤ情報がデータ・バス上
に出力され、第３回目のＩＤ読出し命令が発行されると
ｒｏ ０１０ＪのＩＤ情報がデータ・バス上に出力され
る。以下、図示のとおりである。
中央処理装置のプログラムでは前記ＩＤ情報を所定の回
数だけ読み取り、メモリ上に記憶させ、基板識別テーブ
ルを検索することによって基板の種類を識別する。第６
図は中央処理装置の持つ基板識別テーブルの構成例を示
すものであって、ＩＤＴは基板識別テーブルを示しいる
。例えば、基板＃ｌのＩＤ情報列は、ＸＩｌ＋ ｘ、□
、・・・Ｉｘｔｔｔというものである。更に識別のため
のＩＤ出力機能の存在しない基板が混在する場合に限っ
て、読み取ったＩＤ情報列が基板識別テーブルＩＤＴ上
に定義されていない場合には、前記ＩＤ出力機能の存在
しない基板であると識別することも出来る。
数だけ読み取り、メモリ上に記憶させ、基板識別テーブ
ルを検索することによって基板の種類を識別する。第６
図は中央処理装置の持つ基板識別テーブルの構成例を示
すものであって、ＩＤＴは基板識別テーブルを示しいる
。例えば、基板＃ｌのＩＤ情報列は、ＸＩｌ＋ ｘ、□
、・・・Ｉｘｔｔｔというものである。更に識別のため
のＩＤ出力機能の存在しない基板が混在する場合に限っ
て、読み取ったＩＤ情報列が基板識別テーブルＩＤＴ上
に定義されていない場合には、前記ＩＤ出力機能の存在
しない基板であると識別することも出来る。
一般的に、１個のＩＤ情報ののビット幅をＮ１プログラ
ムの読み取り回数をｎとすれば（２’ ”）”−２Ｎ″
１の種類の基板まで識別可能である。
ムの読み取り回数をｎとすれば（２’ ”）”−２Ｎ″
１の種類の基板まで識別可能である。
第７図は識別処理を説明するための図である。
中央処理装置は、成るスロットに差し込まれている基板
の種類を知りたい場合、その基板の識別子部のアドレス
を指定して所定の回数だけＩＤ読出し命令を発行し、読
出したＩＤ情報をメモリに格納する。読出しを行った後
、読出したＩＤ情報列と基板識別テーブルＩＤＴの内容
とを比較し、その基板の種類の認識を行う。
の種類を知りたい場合、その基板の識別子部のアドレス
を指定して所定の回数だけＩＤ読出し命令を発行し、読
出したＩＤ情報をメモリに格納する。読出しを行った後
、読出したＩＤ情報列と基板識別テーブルＩＤＴの内容
とを比較し、その基板の種類の認識を行う。
以上の説明から明らかなように、本発明によれば以下の
効果が得られる。
効果が得られる。
（ａ） 従来は２ Ｎｕｎ通り識別するには（Ｎ＋ｎ
）ビット幅の識別子部が必要であるが、Ｘビット幅で済
むため、より安価なハードウェアで実現できる。
）ビット幅の識別子部が必要であるが、Ｘビット幅で済
むため、より安価なハードウェアで実現できる。
（ｂ） プログラムの読み取り回数（−ｎ）を増すこ
とによって識別可能数が増加するため基板の種類が多く
なっても容易に対応することが出来る。
とによって識別可能数が増加するため基板の種類が多く
なっても容易に対応することが出来る。
（Ｃ） 中央処理装置のプログラムによって読み出さ
れるＩＤ情報が規則的に更新されるため、読み取り回数
を増加させることによって、ＩＤ出力機能の全く無い基
板が混在しても、それらを識別することが出来る。
れるＩＤ情報が規則的に更新されるため、読み取り回数
を増加させることによって、ＩＤ出力機能の全く無い基
板が混在しても、それらを識別することが出来る。
第１図は本発明が適用される計算機システムの１例を示
す図、第２図は識別子部の１実施例構成を示す図、第３
図は第２図の識別子部におけるＩＤ続出し命令の発行回
数とＩＤ情報の関係を示す図、第４図は識別子部の他の
実施例を示す図、第５図は第４図の識別子部におけるＩ
Ｄ続出し命令の発行回数とＩＤ情報の関係を示す図、第
６図は中央処理装置の持つ基板識別テーブルの構成例を
示す図、第７図は識別処理を説明するための図である。 １・・・中央処理装置、２−０と２−１・・・基板、３
−０と３−１・・・受は側のコネクタ、４−０と４−１
・・・基板のコネクタ、５・・・フリップ・フロップ、
６−０ないし６−３・・・３ステート・ゲート、７・・
・カウンタ、８−Ｑないし８−３・・・３ステート・ゲ
ート、ＩＤＴ・・・基板識別テーブル。 悌１図 鴇Ｚ酉 第３図 都４図 第６図
す図、第２図は識別子部の１実施例構成を示す図、第３
図は第２図の識別子部におけるＩＤ続出し命令の発行回
数とＩＤ情報の関係を示す図、第４図は識別子部の他の
実施例を示す図、第５図は第４図の識別子部におけるＩ
Ｄ続出し命令の発行回数とＩＤ情報の関係を示す図、第
６図は中央処理装置の持つ基板識別テーブルの構成例を
示す図、第７図は識別処理を説明するための図である。 １・・・中央処理装置、２−０と２−１・・・基板、３
−０と３−１・・・受は側のコネクタ、４−０と４−１
・・・基板のコネクタ、５・・・フリップ・フロップ、
６−０ないし６−３・・・３ステート・ゲート、７・・
・カウンタ、８−Ｑないし８−３・・・３ステート・ゲ
ート、ＩＤＴ・・・基板識別テーブル。 悌１図 鴇Ｚ酉 第３図 都４図 第６図
Claims (1)
- 中央処理装置と、該中央処理装置に接続されたバスにコ
ネクタを介して着脱自在に接続されると共に識別子部を
持つ基板とを有する計算機システムにおける基板の自動
識別方式であって、上記識別子部は、上記中央処理装置
が当該基板を指定する初期化命令を発行した時や電源投
入時やシステム・リセット時に識別子情報を初期値に設
定してこれを記憶し、上記中央処理装置が当該基板を指
定した識別子リード命令を発行した時、記憶している識
別子情報をデータ・バス上に出力し、しかる後に識別子
情報を更新して記憶することを特徴とする基板の自動識
別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6730185A JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6730185A JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226866A true JPS61226866A (ja) | 1986-10-08 |
| JPH0150938B2 JPH0150938B2 (ja) | 1989-11-01 |
Family
ID=13341040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6730185A Granted JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125889A (ja) * | 1987-09-17 | 1989-05-18 | Yokogawa Hewlett Packard Ltd | プリント回路アセンブリを設けた電子装置 |
| JPH0241502A (ja) * | 1988-07-25 | 1990-02-09 | Allen Bradley Co Inc | プログラマブル・コントローラ |
-
1985
- 1985-03-30 JP JP6730185A patent/JPS61226866A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125889A (ja) * | 1987-09-17 | 1989-05-18 | Yokogawa Hewlett Packard Ltd | プリント回路アセンブリを設けた電子装置 |
| JPH0241502A (ja) * | 1988-07-25 | 1990-02-09 | Allen Bradley Co Inc | プログラマブル・コントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0150938B2 (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE125629T1 (de) | Busschnittstellenschaltung für digitalen datenprozessor. | |
| AU615688B2 (en) | State machine checker | |
| US7318146B2 (en) | Peripheral device with hardware linked list | |
| KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
| US5568647A (en) | Serial control apparatus with a single chip select signal | |
| JPS61226866A (ja) | 基板の自動識別方式 | |
| JPS6227409B2 (ja) | ||
| EP0945806A1 (en) | Supervisory circuit for semiconductor integrated circuit | |
| KR900003621Y1 (ko) | 상이한 프로세서간의 데이터 교환장치 | |
| KR950003057Y1 (ko) | 명령/상태 정보 교환회로 | |
| CN120297227A (zh) | 一种微处理器引脚多路复用方法及系统 | |
| JPH01221043A (ja) | キーボード制御システム | |
| JPS63211053A (ja) | 接続回路 | |
| JPS61123952A (ja) | カセツトの被認識体数識別装置 | |
| JPH01236389A (ja) | メモリーカード | |
| JPS63219052A (ja) | 拡張ロ−カルバス | |
| JPH02299051A (ja) | アドレス設定装置 | |
| JPH0799805B2 (ja) | リセット機能付きラッチ回路 | |
| JPH02126499A (ja) | マイクロコンピュータ | |
| JPS6336463A (ja) | バス制御方式 | |
| JPH0369224A (ja) | Ｃｐｕ間のデータ通信方式 | |
| JPH0374732A (ja) | コンピュータシステム | |
| JPH01256094A (ja) | レジスタファイル | |
| JPS61103264A (ja) | システム構成テ−ブル作成方法 | |
| JPH01319848A (ja) | 情報処理装置 |