JPH01154585A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、埋込みへテロ（Ｂｕｒｉｅｄ　）Ｉｅｔｅ
ｒｏｓｔｒ−ｃｔｕｒｅ、略してＢＨ）構造の半導体レ
ーザ装置の製造方法に関するものでる。

〔従来の技術〕

第３図は従来の製造方法で作製されたｐ形基板を用いた
ＢＨレーザチップの断面図である。

この図において、１はｐ−ＩｎＰからなる基板、２はＩ
ｎＧａＡｓＰからなる活性層、３はｎ−Ｉ　ｎＰからな
る第１クラッド層、４は第１回目の結晶成長後のエツチ
ングで作製されるメサ、５はｎ−ＩｎＰからなる電流阻
止層、６はｐ−ＴｎＰからなる電流阻止層、７はｎ−Ｉ
ｎＰからなる第２クラッド層、８はｎ−ＩｎＧａＡｓＰ
からなるコンタクト層である。

次にこのレーザの製造方法および動作について説明する
。

このレーザは２回の結晶成長によって作製される。まず
、１回目の結晶成長で基板１上に活性層２およびクラッ
ド層３を成長させる。

次に５ｉｎ２あるいはＳｉ３Ｎ４等の誘電体膜をマスク
とし、臭素メタノール液をエッチャントとしてストライ
ブ状のメサ４を形成する。形成されたメサ基板の断面図
を第４図に示す。

ここで、作製されたレーザが安定な基本横モード動作す
るためには、活性層２の幅を２μｍ以下に制御すること
が必要である。そして形成されたメサ４は逆メサである
ので、活性層２の幅を２μｍ以下に制御するためには第
１クラッド層３の厚さを１〜数μｍにすることが必要で
ある。

次に２回目の結晶成長で電流阻止層５．電流阻止層６．
第２クラツド層７．コンタクト層８を順次成長させる。

このようにして基板１上に作製されたレーザチップは、
電流阻止層５と電流阻止層６で形成されるｐｎ逆バイア
ス接合が有効に活性層２以外へ流れるリーク電流を抑制
するため、低しきい値発振、高効率動作、高出力動作等
の性能を示す。

〔発明が解決しようとする問題点〕

上記のような従来の半導体レーザ装置の製造方法では、
メサエッチングを行った後に２回目の結晶成長を行って
活性層２の両側で埋め込んでいるが、メサエッチングを
行フた後の結晶表面は２回目の結晶成長時に高温水素雰
囲気中に１時間程度晒されるため、その晒された界面に
ｐｎ接合が形成された場合、このｐｎ接合界面は通電に
より劣化し易くなっている。具体的には、第１タラツド
層３と電流阻止層６の界面が晒されたｐｎ接合界面とな
り、通電した場合にその界面が劣化し易い（基板１と電
流阻止層５の界面も晒されたｐｎ接合界面となるが、こ
の界面にはバイアスがかからないため通電劣化の対象と
ならないので以後、晒されたｐｎ接合界面の議論からは
ずす）。この結果、晒されたｐｎ接合界面を通してリー
ク電流か増加し、完成した素子の信頼性が低下するとい
う問題点があった。また、長期通電寿命を向上させるた
め、従来の製造方法の２回目の結晶成長の始めに第１ク
ラッド層３の側面をわずかにメルトバックすることによ
って、晒されたｐｎ接合界面を除去する方法があるが、
この方法では再現生が悪いという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、再現性良く信頼性の高いＢＨレーザを作製するこ
とが可能な半導体レーザ装置の製造方法を得ることを目
的とする。

（問題点を解決するための手段） この発明に係る半導体レーザ装置の製造方法は、基板上
に活性層と薄い第１クラッド層と厚いダミー層を成長さ
せる工程と、エツチングを行って前記活性層を含むメサ
を形成する工程と、前記メサの両側に電流阻止層を形成
する工程と、前記電流阻止層の形成後に前記ダミー層の
みをメルトバックする工程と、前記第１クラッド層上に
第２クラッド層を成長させる工程とを含むものである。

（作用） この発明においては、メサ形成後の２回目の結晶成長工
程で劣化し易くなった第１クラッド層上のダミー層がメ
ルトバックにより除去されたのち、引き続き第２クラッ
ド層の成長が行われる。

〔実施例〕

第１図（ａ）〜（ｅ）はこの発明の半導体レーザ装置の
製造方法の一実施例を説明するための断面図である。

これらの図において、第４図と同一符号は同一のものを
示し、１３は前記第１クラッド層３上に成長したダミー
層としてのＩ　ｎＧａＡｓＰ層である。

次に製造工程を説明する。

まず、第１図（ａ）に示すように、１回目の結晶成長で
　（ｉｏｏ）面を有する基板１上に、活性層２，０．１
μｍ程度またはそれ以下の厚さの第１クラツド層３，１
〜数μｍの厚さのＩ　ｎＧａＡｓＰ層１３を順層成３さ
せる。

次に、第１図（ｂ）に示すような断面形状のメサ４を形
成する。メサ４は（０１１）方向に沿った５ｉｎ２また
はＳｉ３Ｎ４等の誘電体のストライブをマスクとして臭
素メタノールでエツチングして形成される。この時、活
性層２は基本横モード動作のための幅２μｍ以下に制御
される。

次に、２回目の結晶成長を行うが、まず第１図（Ｃ）に
示すように、電流阻止層５．６を成長させ、活性層２の
両側を電流阻止層６で埋め込む。

この時、第１クラッド層３およびＩｎＧａＡｓＰ層１３
と電流阻止層６との界面が晒されたｐｎ接合界面となる
。

次に、ジャスト飽和またはわずかに未飽和にしたＩｎＰ
メルトをウェハにかぶせることにより、メサ４部分のＩ
ｎＧａＡｓＰ層１３を第１図１３）に示すように完全に
メルトバックさせる。

この時、ＩｎＧａＡｓＰ層１３のメル図１３クによりＩ
ｎＧａＡｓＰ層１３と電流図１３６の間に形成され晒さ
れたｐｎ接合界面が消失する。

なお、ジャスト飽和またはわずかに未飽和にしたＩｎＰ
メルトに対してＩｎＧａＡｓＰ結晶はメルトバックされ
るが、ＩｎＰ結晶はほとんどメルトバックされないため
、このＩ　ｎＧａＡｓ　Ｐ層１３のメルトバックは再現
性良く行うことが可能である。また、エツチングでなく
メルトバックによってＩｎＧａＡｓＰ層１３を除去図１
３で、そのまま次の成長を行うことができる。

そして、引キ続き第１図（ｅ）に示すように第２クラッ
ド層７およびコンタクト層８を成長させればレーザ構造
ができあがる。

このようにして作製されたレーザは、晒されたｐｎ接合
界面がほとんどなくなるため、それによる劣化が生じに
くく、レーザの信頼性が向上する。また、レーザの構造
は第３図に示した従来のレーザと同じになるため低しき
い値発振、高効率動作、高出力動作等が可能である。

なお、上記実施例ではメサ４の形状が逆メサで、メサ４
の高さが高く（３〜６μｍ程度の高さ）、かつ電流阻止
層５が活性層２より下に成長されたレーザについて示し
たが、第２図に示すような浅いメサ形状でかつ埋込み層
１１上に形成された電流阻止層５の端が活性層２よりも
上に成長されるようなレーザについても上記実施例と同
様な効果を奏する。

また、上記実施例ではダミー層としてＩｎＧａＡｓＰ層
１３を用い図１３Ｐ系の半導体レーザ装置の製造工程を
説明したが、この発明はこれに限定されるものでなく、
選択的にメルトバックを行うことが可能なダミー層を用
いて、他の材料系の半導体レーザ装置にも適用できるこ
とはいうまでもない。

（発明の効果） この発明は以上説明したとおり、基板上に活性層と薄い
第１クラッド層と厚いダミー層を成長させる工程と、エ
ツチングを行って活性層を含むメサを形成する工程と、
メサの両側に電流阻止層を形成する工程と、電流阻止層
の形成後に前記ダミー層のみをメルトバックする工程と
、第１クラッド層上に第２クラッド層を成長させる工程
とを含むので、再現性良く晒されたｐｎ接合界面を除去
でき、高信頼性の半導体レーザ装置を作製できるという
効果がある。

【図面の簡単な説明】

第１図はこの発明の半導体レーザ装置の製造方法の一実
施例を説明するための断面図、第２図はこの発明の他の
実施例により作製されたレーザチップの断面図、第３図
は従来の製造方法で作製されたレーザチップの断面図、
第４図は従来の製造方法の一工程で形成されるメサの断
面図である。 図において、１は基板、２は活性層、３は第１クラッド
層、４はメサ、５．６は電流阻止層、７は第２クラッド
層、１１は埋込み層、１３はＩｎＧａＡｓＰ層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 基板上に活性層と薄い第１クラッド層と厚いダミー層を
   成長させる工程と、エッチングを行つて前記活性層を含
   むメサを形成する工程と、前記メサの両側に電流阻止層
   を形成する工程と、前記電流阻止層の形成後に前記ダミ
   ー層のみをメルトバックする工程と、前記第１クラッド
   層上に第２クラッド層を成長させる工程とを含むことを
   特徴とする半導体レーザ装置の製造方法。