JPH01154608A - Fm復調器 - Google Patents
Fm復調器Info
- Publication number
- JPH01154608A JPH01154608A JP31462187A JP31462187A JPH01154608A JP H01154608 A JPH01154608 A JP H01154608A JP 31462187 A JP31462187 A JP 31462187A JP 31462187 A JP31462187 A JP 31462187A JP H01154608 A JPH01154608 A JP H01154608A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- divider
- input
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
この発明は、アナログI’ M信号をデジタル(3”:
に変換して復調する1’ M復調器に関するものである
。
に変換して復調する1’ M復調器に関するものである
。
[従来の技術1
FM復調器は、一般に入力FM信号の周波数に応じた復
調出力レベルが得られるようにしたもので、高い周波数
のFM信号ならば高い復調レベル、低い周波数のFM信
号ならば低い復調レベルの出力がそれぞれ出力される。
調出力レベルが得られるようにしたもので、高い周波数
のFM信号ならば高い復調レベル、低い周波数のFM信
号ならば低い復調レベルの出力がそれぞれ出力される。
ところで、デジタル信号処理技術を用いてFM復調器を
構成する際、FM信号なX、この信号の位相を90°移
相した信号なYとしたとき、f3号Xを復調した信すF
は で与えられることが従来から知られている。
構成する際、FM信号なX、この信号の位相を90°移
相した信号なYとしたとき、f3号Xを復調した信すF
は で与えられることが従来から知られている。
すなわち、いま入力FM信号の周波数をfc、に番目に
サンプリング周期Tでサンプリングされた信シ)をX
(k)とすると、 X (k) = a −sin
(2πfckT)(ただし、aはF M信号の振幅であ
る)で表され、同様にYの方もY (k)=a ’ c
os(2πfckT)で表される。これより、となり、
次にこれを微分すれば、 dL Y を実行したことになるが、デジタルでは差分をとること
になり、 F=2zfc kT−2xfc (k−1)T=2π
fcT となる。ここで、2π1゛は一定であるから、1・゛は
「Cに比例した出力となり、入力FM信号の周波数に応
じた復調出力が得られたことになる。
サンプリング周期Tでサンプリングされた信シ)をX
(k)とすると、 X (k) = a −sin
(2πfckT)(ただし、aはF M信号の振幅であ
る)で表され、同様にYの方もY (k)=a ’ c
os(2πfckT)で表される。これより、となり、
次にこれを微分すれば、 dL Y を実行したことになるが、デジタルでは差分をとること
になり、 F=2zfc kT−2xfc (k−1)T=2π
fcT となる。ここで、2π1゛は一定であるから、1・゛は
「Cに比例した出力となり、入力FM信号の周波数に応
じた復調出力が得られたことになる。
これをハードウェアにより実現した従来の回路構成を第
2図に示す。
2図に示す。
図において、(+1 は入力アナログFM信号をデジタ
ル化りに変換するΔ/Dコンバータであり、デジタル化
された]パM信ぢは、90″移相器(3)により90°
移相された信すYとなる。他方、A/ l)コンバータ
(11の出力は遅延補正器(2)に入力される。遅延補
IE器(2)は、90°移相器(3)により生じる信号
Yの遅延時間と同じたけデジタル+? M信号を遅延さ
せるためのもので、遅延補正器(2)の出力信号Xと、
90°移相器(3)の出力Yとは同一時刻に量子化され
た信号とみなすことができる。(4)は入力された信号
X、Yについてt、 a n (X / Y )の演
算を行う演算器、(5)は演算器(4)の出力を微分す
る微分器である。
ル化りに変換するΔ/Dコンバータであり、デジタル化
された]パM信ぢは、90″移相器(3)により90°
移相された信すYとなる。他方、A/ l)コンバータ
(11の出力は遅延補正器(2)に入力される。遅延補
IE器(2)は、90°移相器(3)により生じる信号
Yの遅延時間と同じたけデジタル+? M信号を遅延さ
せるためのもので、遅延補正器(2)の出力信号Xと、
90°移相器(3)の出力Yとは同一時刻に量子化され
た信号とみなすことができる。(4)は入力された信号
X、Yについてt、 a n (X / Y )の演
算を行う演算器、(5)は演算器(4)の出力を微分す
る微分器である。
このように演算器(4)の出力を微分器(5)で微分す
れば、 の演算をハードウェアで実現したことになり、微分器(
5)の出力をD/Δコンバータ(6)によりアナログ信
号に変換すれば、F、 M信号を復調した出力が得られ
る。
れば、 の演算をハードウェアで実現したことになり、微分器(
5)の出力をD/Δコンバータ(6)によりアナログ信
号に変換すれば、F、 M信号を復調した出力が得られ
る。
この実施例の演算器(4)の構成としては、たとえ、ば
除算器に信号XとYを入力してX/Yを得、その出力を
アークタンジェントのテーブルを持っているROMに入
ノル、その出力jan−’(X/Y)を得ることにより
構成することができる。
除算器に信号XとYを入力してX/Yを得、その出力を
アークタンジェントのテーブルを持っているROMに入
ノル、その出力jan−’(X/Y)を得ることにより
構成することができる。
また、微分器(5)としては、たとえば第4図のように
、サンプリングされた出力から、遅延器(12)で遅延
された1つ1JiJのサンプリング出力を減算器【13
)で減算して差分を取出すように構成することができる
。
、サンプリングされた出力から、遅延器(12)で遅延
された1つ1JiJのサンプリング出力を減算器【13
)で減算して差分を取出すように構成することができる
。
[発明が解決しようとする問題点]
しかしながら、上記従来のものにあっては、アークタン
ジェントのテーブルを持っているROMが必要であり、
このようなROMを用いることは、装置を小型化、IC
化するうえできわめて不利であった。
ジェントのテーブルを持っているROMが必要であり、
このようなROMを用いることは、装置を小型化、IC
化するうえできわめて不利であった。
この発明は上記のような問題点を解消するためになされ
たもので、ROMを不要とし、装置の小型化、IC化が
容易なFM復調器を提供することを目的としている。
たもので、ROMを不要とし、装置の小型化、IC化が
容易なFM復調器を提供することを目的としている。
E問題点を解決するための手段]
この発明にがかるr7M復調器は、入力アナログF M
L’? ”’jをデジタル信号に変換するA/Dコン
バータと、この変換されたデジタル信号の位相を90°
移相する90°移相2);と、上記デジタル信号が入力
され入力デジタル511号に対してlサンプル11;1
の信号を出力する第1の遅延器と、1記90°移相器の
出力が入力され入力デジタル化りに対して1サンプル前
の信号を出力する第2の遅延器と、上記デジタル信号を
上記90°移相器の出力で除算する第1の除算器と、上
記第1の遅延器の出力を上記第2の遅延器の出力で除算
する第2の除算器と、1〕記第1.第2の除算器の出力
を入力としそれらの差を出力する減算器と、−1−記第
1゜第2の除算器の出力を入力としそれらの積を出力す
る乗算器と、上記乗算器の出力に1を加Wする加算器と
、ト、記減算器の出力を一ヒ記加等器の出力で除算する
第3の除算器とを備えたことを特徴とする。
L’? ”’jをデジタル信号に変換するA/Dコン
バータと、この変換されたデジタル信号の位相を90°
移相する90°移相2);と、上記デジタル信号が入力
され入力デジタル511号に対してlサンプル11;1
の信号を出力する第1の遅延器と、1記90°移相器の
出力が入力され入力デジタル化りに対して1サンプル前
の信号を出力する第2の遅延器と、上記デジタル信号を
上記90°移相器の出力で除算する第1の除算器と、上
記第1の遅延器の出力を上記第2の遅延器の出力で除算
する第2の除算器と、1〕記第1.第2の除算器の出力
を入力としそれらの差を出力する減算器と、−1−記第
1゜第2の除算器の出力を入力としそれらの積を出力す
る乗算器と、上記乗算器の出力に1を加Wする加算器と
、ト、記減算器の出力を一ヒ記加等器の出力で除算する
第3の除算器とを備えたことを特徴とする。
[作用]
この発明のI? M復調器においては、第1.第2の遅
延器、第1.第2.第3の除算器、乗0器、加算器、お
よびM?7器によって、近似的にF M信けの周波数に
比例したレベルの復調出力が得られるよつにして;g′
)ろので、アークタンジェントのテーブルを持つROM
が不要となる。
延器、第1.第2.第3の除算器、乗0器、加算器、お
よびM?7器によって、近似的にF M信けの周波数に
比例したレベルの復調出力が得られるよつにして;g′
)ろので、アークタンジェントのテーブルを持つROM
が不要となる。
「実施例」
以上、この発明の一実施例を第1図にしたがって説明す
る。第1図において、(1) は入力アナログFM信号
をデジタル信号に変換するA/υコンバー々、(2)は
90°移相器(3)により生じる信号の遅延時間と同じ
たけデジタルFM信号°を遅延させる遅延補正器、(3
)はA/Dコンバータ(1)でデジタル化されたFM信
号を90°移相する90°移相器で、以上の構成は第2
図のものと同様である。
る。第1図において、(1) は入力アナログFM信号
をデジタル信号に変換するA/υコンバー々、(2)は
90°移相器(3)により生じる信号の遅延時間と同じ
たけデジタルFM信号°を遅延させる遅延補正器、(3
)はA/Dコンバータ(1)でデジタル化されたFM信
号を90°移相する90°移相器で、以上の構成は第2
図のものと同様である。
(7)は遅延補正器(2)の出力を入力とし、入力デジ
タル信号に対して1サンプル前の信号を出力する遅延器
、(8)は90°移相器(3)の出力を入力とし、入力
デジタル信号に対して1サンプル+iilの信りを出力
する遅延器、(9)は遅延補正ηに(2)の出力を90
°移相器(3)の出力で除算する除算器、(10)は遅
延器(7)の出力を遅延器(8)の出力で除算する除算
器、+11)は除算器(9) 、 +101の出力を入
力としそれらの積を出力する乗算器、(12)は除算器
(9) 、 (101の出力を入力としそれらの差を出
力する減算器、(131,(14)は乗算器(11)の
出力に1を加算する加算器、(15)は減算器(12)
の出力を加算器(I3)の出力で除算する除算器、(6
)は除算器(15)より出力されるデジタル信号をアナ
ログ信号に変換するD/Aコンバータである。
タル信号に対して1サンプル前の信号を出力する遅延器
、(8)は90°移相器(3)の出力を入力とし、入力
デジタル信号に対して1サンプル+iilの信りを出力
する遅延器、(9)は遅延補正ηに(2)の出力を90
°移相器(3)の出力で除算する除算器、(10)は遅
延器(7)の出力を遅延器(8)の出力で除算する除算
器、+11)は除算器(9) 、 +101の出力を入
力としそれらの積を出力する乗算器、(12)は除算器
(9) 、 (101の出力を入力としそれらの差を出
力する減算器、(131,(14)は乗算器(11)の
出力に1を加算する加算器、(15)は減算器(12)
の出力を加算器(I3)の出力で除算する除算器、(6
)は除算器(15)より出力されるデジタル信号をアナ
ログ信号に変換するD/Aコンバータである。
つぎに、第1図の回路の動作を説明する。
Δ/ l)コンバータ(11でデジタル化されたI’
M信−プは、遅延補ilE器(2)に入力されるととも
に。
M信−プは、遅延補ilE器(2)に入力されるととも
に。
90゛移相器(3)に入力されて90″移相される。遅
延器+[日器(2)の出力をX(k)、90°移相器(
3)からの出力なY (k)とすると、遅延器(71、
(8)の出力はそれぞれX (k−1) 、Y (k−
1)となる。今、X fk)が>((k) =a−si
n (27CrckT)(ただし、a:FM信号の振
幅、fc:FM信5)の周波数、k:整数、′r:サン
プリング周期)で表されるとすると、X (k−1)
、 Y (k) 、 Y(k−1)はそれぞれ、 X(k−1) =a−sin (2xf’c (k−
1) T)Y(k) =a−cos(2Tcfcki
’)Y(k−l) =a−cos (2xf’c (
k−l) T)で表される。
延器+[日器(2)の出力をX(k)、90°移相器(
3)からの出力なY (k)とすると、遅延器(71、
(8)の出力はそれぞれX (k−1) 、Y (k−
1)となる。今、X fk)が>((k) =a−si
n (27CrckT)(ただし、a:FM信号の振
幅、fc:FM信5)の周波数、k:整数、′r:サン
プリング周期)で表されるとすると、X (k−1)
、 Y (k) 、 Y(k−1)はそれぞれ、 X(k−1) =a−sin (2xf’c (k−
1) T)Y(k) =a−cos(2Tcfcki
’)Y(k−l) =a−cos (2xf’c (
k−l) T)で表される。
また、除算器(9) 、 110)はそれぞれ、 X
(k) /Y (k) 、X (k−1) /Y (k
−1)を演算すルノテ、除算器+9) 、 (10)の
出力はそれぞれ、X (k) /Y (k) = l;
a n (27Cfc k−r”)x (k−+) /
Y (t−+) =Lan (2xfc (k−1)1’1となる。
(k) /Y (k) 、X (k−1) /Y (k
−1)を演算すルノテ、除算器+9) 、 (10)の
出力はそれぞれ、X (k) /Y (k) = l;
a n (27Cfc k−r”)x (k−+) /
Y (t−+) =Lan (2xfc (k−1)1’1となる。
また、除算器(15)は、除算器(9)の出力から除算
器(lO)の出力を引いた結果を、除算器(9)と除算
2a(101の積に1を加算した結果で除算し、これを
復調出力として出力するので、復調出力Fは、Lan(
2?CrckT l −Lan(2x rc(k−1
)T )=t、an(2rtfcT> となる。ここで、サンプリング周波数がFM信号の周波
数に対して1−分大きければ、 1” := 2 π fcT となり、2π′「は一定であるから、出力1?はFM信
号の周波数[Cに比例したものとなることがわかる。こ
れをD /Δコンバータ(6)によりアナログ(j号に
変換すれば、FM信号を復調した出力が得られる。
器(lO)の出力を引いた結果を、除算器(9)と除算
2a(101の積に1を加算した結果で除算し、これを
復調出力として出力するので、復調出力Fは、Lan(
2?CrckT l −Lan(2x rc(k−1
)T )=t、an(2rtfcT> となる。ここで、サンプリング周波数がFM信号の周波
数に対して1−分大きければ、 1” := 2 π fcT となり、2π′「は一定であるから、出力1?はFM信
号の周波数[Cに比例したものとなることがわかる。こ
れをD /Δコンバータ(6)によりアナログ(j号に
変換すれば、FM信号を復調した出力が得られる。
以−ヒのようにして、この実施例においては、従来のよ
うなアークタンジェントのテーブルを持つROMの代わ
りに、遅延器(71、(8)と、除算器(9) 、 +
101. (15)と、乗算器(Il+と、加算器(1
3)、および減算器(12)とによって、近似的にFM
信号)の周波数に比例したレベルの復調出力が得られる
ようになっている。このため、1?OMが不要となり、
装置の小型化、Ic化が容易となる。
うなアークタンジェントのテーブルを持つROMの代わ
りに、遅延器(71、(8)と、除算器(9) 、 +
101. (15)と、乗算器(Il+と、加算器(1
3)、および減算器(12)とによって、近似的にFM
信号)の周波数に比例したレベルの復調出力が得られる
ようになっている。このため、1?OMが不要となり、
装置の小型化、Ic化が容易となる。
なお、上記実施例においては、遅延補正器(2)を設け
ているが、90°移相器(3)で遅延が生じない場合で
あれば、遅延補正器(2)は不要である。
ているが、90°移相器(3)で遅延が生じない場合で
あれば、遅延補正器(2)は不要である。
[発明の効果]
以十のように、この発明によれば、アークタンジェント
のテーブルを持つROMを設けなくてもF M信号の周
波数に近似的に比例した復調出力が得られるから、RO
Mが不要となって装置の小型化、【C化が容易に達成で
きるという効果がある。
のテーブルを持つROMを設けなくてもF M信号の周
波数に近似的に比例した復調出力が得られるから、RO
Mが不要となって装置の小型化、【C化が容易に達成で
きるという効果がある。
第1図はこの発明のFM復調器の一実施例を示すブロッ
ク回路図、第2図は従来のFM復調器のブロック回路図
、第3図は入力F M信号の周波数と復調出力のし・ベ
ルとの関係を示す図、第4図は第2図における微分器の
例を示す回路図である。 (+1 ・・・へ/Dコンバータ、(3)・・90 ’
移相器、(6)・・・D/Δコンバータ、(7) 、
[8)・・・遅延器、+9) 、 +In)、 f
+51・・・除算器、(11)・・・乗算器、(12)
・・・減0器、(13)・・・加等器。 なお、図中、同−符シ)は同一または相当部分を示す。
ク回路図、第2図は従来のFM復調器のブロック回路図
、第3図は入力F M信号の周波数と復調出力のし・ベ
ルとの関係を示す図、第4図は第2図における微分器の
例を示す回路図である。 (+1 ・・・へ/Dコンバータ、(3)・・90 ’
移相器、(6)・・・D/Δコンバータ、(7) 、
[8)・・・遅延器、+9) 、 +In)、 f
+51・・・除算器、(11)・・・乗算器、(12)
・・・減0器、(13)・・・加等器。 なお、図中、同−符シ)は同一または相当部分を示す。
Claims (1)
- (1)入力アナログFM信号をデジタル信号に変換する
A/Dコンバータと、この変換されたデジタル信号の位
相を90°移相する90°移相器と、上記デジタル信号
が入力され入力デジタル信号に対して1サンプル前の信
号を出力する第1の遅延器と、上記90°移相器の出力
が入力され入力デジタル信号に対して1サンプル前の信
号を出力する第2の遅延器と、上記デジタル信号を上記
90°移相器の出力で除算する第1の除算器と、上記第
1の遅延器の出力を上記第2の遅延器の出力で除算する
第2の除算器と、上記第1、第2の除算器の出力を入力
としそれらの差を出力する減算器と、上記第1、第2の
除算器の出力を入力としそれらの積を出力する乗算器と
、上記乗算器の出力に1を加算する加算器と、上記減算
器の出力を上記加算器の出力で除算する第3の除算器と
を備えたことを特徴とするFM復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31462187A JPH01154608A (ja) | 1987-12-10 | 1987-12-10 | Fm復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31462187A JPH01154608A (ja) | 1987-12-10 | 1987-12-10 | Fm復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154608A true JPH01154608A (ja) | 1989-06-16 |
Family
ID=18055509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31462187A Pending JPH01154608A (ja) | 1987-12-10 | 1987-12-10 | Fm復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154608A (ja) |
-
1987
- 1987-12-10 JP JP31462187A patent/JPH01154608A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
| JPH0677737A (ja) | 位相検波器及びこれに用いる位相検波方式 | |
| JPH10506249A (ja) | 振幅復調方法 | |
| JP4169393B2 (ja) | 角度復調器 | |
| GB2234411A (en) | Integrated circuit for digital demodulation | |
| JPS63288504A (ja) | Fm復調器 | |
| JPS63294003A (ja) | Fm復調器 | |
| KR890004720B1 (ko) | 디지탈 위상차 검출회로 | |
| JPS63258105A (ja) | Fm復調器 | |
| JPH0463574B2 (ja) | ||
| JPS63309006A (ja) | Fm復調器 | |
| JP2812462B2 (ja) | Fm復調器 | |
| JPS6331985B2 (ja) | ||
| RU2014741C1 (ru) | Цифровой частотный детектор | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JPH0777329B2 (ja) | Fm信号復調装置 | |
| JP2504755B2 (ja) | 周波数オフセツトおよびジツタ印加回路 | |
| JP2901427B2 (ja) | Fm復調器 | |
| JP3193081B2 (ja) | 角変調信号の復調装置 | |
| JP3658768B2 (ja) | Fm受信装置 | |
| JPH06291553A (ja) | Fm復調器 | |
| JPH0425744B2 (ja) | ||
| JP5847762B2 (ja) | 振幅変調信号を復調するための方法および装置 | |
| JPH05308226A (ja) | 周波数変換回路 | |
| JP2969698B2 (ja) | 直交検波演算器 |