JPH0179142U - - Google Patents
Info
- Publication number
- JPH0179142U JPH0179142U JP1987173205U JP17320587U JPH0179142U JP H0179142 U JPH0179142 U JP H0179142U JP 1987173205 U JP1987173205 U JP 1987173205U JP 17320587 U JP17320587 U JP 17320587U JP H0179142 U JPH0179142 U JP H0179142U
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- emulation
- target
- memory
- accessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
第１図は本考案に係るインサーキツト・エミユ
レータの一実施例を示す要部構成図、第２図は動
作説明用のタイムチヤートである。 １……ターゲツト・マイクロプロセツサ、２，
３……エミユレーシヨン・メモリ、４……タイミ
ング回路、５……コントロールＣＰＵ、６，７，
８，９……バス・バツフア、１０……インバータ
。
レータの一実施例を示す要部構成図、第２図は動
作説明用のタイムチヤートである。 １……ターゲツト・マイクロプロセツサ、２，
３……エミユレーシヨン・メモリ、４……タイミ
ング回路、５……コントロールＣＰＵ、６，７，
８，９……バス・バツフア、１０……インバータ
。
Claims (1)
- 【実用新案登録請求の範囲】 ターゲツト・メモリの代行をするエミユレーシ
ヨン・メモリを持つマイクロプロセツサ用インサ
ーキツト・エミユレータにおいて、 前記エミユレーシヨン・メモリを２分割したと
同等の２つのエミユレーシヨン・メモリと、 ターゲツト・アドレス・バスの最下位１ビツト
の状態に応じてターゲツト・マイクロプロセツサ
のバス信号を前記２つのエミユレーシヨン・メモ
リの一方に接続切り換えする手段と、 インサーキツト・エミユレータのコントロール
ＣＰＵバスをターゲツト・マイクロプロセツサ・
バス信号が接続されていない方の前記エミユレー
シヨン・メモリに接続する手段と を具備し、ターゲツト・マイクロプロセツサが実
行中は２つのエミユレーシヨン・メモリが交互に
ターゲツト・マイクロプロセツサからアクセスさ
れ、ターゲツト・マイクロプロセツサがアクセス
していない方の前記エミユレーシヨン・メモリを
エミユレータ・コントロールＣＰＵからアクセス
することにより、ターゲツト・マイクロプロセツ
サの動作に影響することなくターゲツト・マイク
ロプロセツサの実行中においてもエミユレーシヨ
ン・メモリの内容のモニタあるいは変更ができる
ようにしたことを特徴とするインサーキツト・エ
ミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987173205U JPH0179142U (ja) | 1987-11-12 | 1987-11-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987173205U JPH0179142U (ja) | 1987-11-12 | 1987-11-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0179142U true JPH0179142U (ja) | 1989-05-26 |
Family
ID=31465136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987173205U Pending JPH0179142U (ja) | 1987-11-12 | 1987-11-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0179142U (ja) |
-
1987
- 1987-11-12 JP JP1987173205U patent/JPH0179142U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0179142U (ja) | ||
| JPS5694451A (en) | Microprocessor incorporating memory | |
| JPS61126350U (ja) | ||
| JPH0341349U (ja) | ||
| JPH0417532B2 (ja) | ||
| JPS61164551U (ja) | ||
| JPS6399945U (ja) | ||
| JPS647347U (ja) | ||
| JPH02143646U (ja) | ||
| JPS63143947U (ja) | ||
| JPH01155542U (ja) | ||
| JPS63138699U (ja) | ||
| JPS5810101U (ja) | プログラミング装置の制御装置 | |
| JPS5836402U (ja) | シ−ケンサ | |
| JPH0415743U (ja) | ||
| JPS63151051U (ja) | ||
| JPH0370652U (ja) | ||
| JPH0350245U (ja) | ||
| JPS6275542U (ja) | ||
| JPS5949252U (ja) | アドレス制御装置 | |
| JPS6335104U (ja) | ||
| JPS62175357U (ja) | ||
| JPS62195863U (ja) | ||
| JPS6214536U (ja) | ||
| JPS63179544U (ja) |