JPH01157560A - 基板空洞内に配設した能動装置を持った半導体モジュール - Google Patents

基板空洞内に配設した能動装置を持った半導体モジュール

Info

Publication number
JPH01157560A
JPH01157560A JP63228315A JP22831588A JPH01157560A JP H01157560 A JPH01157560 A JP H01157560A JP 63228315 A JP63228315 A JP 63228315A JP 22831588 A JP22831588 A JP 22831588A JP H01157560 A JPH01157560 A JP H01157560A
Authority
JP
Japan
Prior art keywords
cavity
substrate
active device
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63228315A
Other languages
English (en)
Inventor
William S Phy
ウィリアム エス,フィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPH01157560A publication Critical patent/JPH01157560A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901Materials
    • H10P14/2902Materials being Group IVA materials
    • H10P14/2905Silicon, silicon germanium or germanium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/698Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は半導体モジュールに関するものであって、更に
詳細には、シリコン基板内にエツチング形成した空洞内
に能動装置を装着したハイブリッド集積回路モジュール
に関するものである。
災米技生 従来のモジュール型又はハイブリッド集積回路モジュー
ルは、通常、ガラス強化有機又はセラミック基板上に配
設した導体、抵抗、及び時にはコンデンサ等からなる厚
膜又は薄膜回路を有している。該回路は、基板上の導体
パターンにボンディングされたモノリシックな能動装置
及び/又はICと結合される。1つのボンディング方法
では、能動装置をフェースアップで基板上に装着し、そ
れは不規則的で平坦でない構成を形成し、且つワイヤ又
は金属膜等のり−1−を該能動装置の端子から基板上の
導体へ延在させる。然し乍ら、接続用リー1への長さは
、信号伝播速度に影響を与え、且つ平坦でない構成の結
果として能動装置内の端子から基板上への導体へのリー
ドにおいて不可避的に発生するベンド即ち折曲げ点は高
周波数信号を過剰に散逸させる。その結果は、今日の高
度なECL装置の場合に特に厳しいものとなっている。
更に、シリコンから構成される装置 ミック基板とは著しく異なった熱膨張係数を持っている
。このことは、動作中に熱応力を発生する。
最後に、セラミック基板の伝導率は劣っており、そのこ
とは、動作中に能動装置を適切に冷却することを一層困
難とさせている。
能動装置を基板へ装着する別の方法においては、能動装
置チップを反転させ、且つその端子を基板上の導体パタ
ーンへ直接的にボンディングさせる。
然し乍ら、この「フリップチップ」方法も、平坦でない
構成となる欠点を有しており、且つボンディング接続部
がチップの下側にあるので、それらを容易に検査するこ
とは不可能である。
目   的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、改良したハイブリッ
ド回路モジュール及びその製造方法を提供することを目
的とする。
構成 本発明の集積回路モジュールは、熱散逸特性が改善され
ており、熱応力を最小としており、且つプレーナ即ち平
担な構成を持つものとして形成されている。プレーナ構
成であるから、能動装置と基板上の導体との間に長尺で
曲折するワイヤ又は膜リード等を設ける必要性が排除さ
れている。
本発明の1実施形態においては、シリコン基板の上表面
内に形成した空洞内に能動装置を配設する。シリコン基
板は能動装置から熱を散逸させることに貢献し、且つ能
動装置及び基板は同一の物質から形成されているので、
能動装置と基板とが相互に膨張及び収縮する場合に熱応
力を最小としている。空洞内に配設されると、能動装置
の上表面は基板の上表面上に配設されている導体の上表
面と実質的に同一面となる。従って、能動装置の端子は
、極めて短く且つ直線的なリードを使用して導体の上層
へ接続させることが可能であり、その際に信号経路長さ
及び熱散逸を最小とさせることが可能である。
本発明に基づき半導体モジュールを製造する方法におい
ては、シリコン基板内に空洞をエッチング形成し、且つ
プラグ乃至は挿入物を該空洞内に挿入させる。次いで、
該基板を平坦化させ、且つ該平担な表面上に絶縁体とパ
ターン化した導体との交互の層を形成する。該プラグ上
方の層を除去して該プラグを露出させ、次いで該プラグ
を除去する。能動装置を該空洞内に挿入し、且つ能動装
置の端子を土金属層上の導体へ接続させる。
失族桝 以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。
第1図は、本発明の好適実施例に基づく半導体モジュー
ル4の概略断面図である。図示した如く、モジュール4
は、複数個の空洞12が形成されたベース6を有してい
る。能動装置14を各空洞12内に装着する。能動装置
14は、回路内において利得又はスイッチング動作を発
生する為に電圧又は電流を制御することが可能な電気的
又は電子的な素子乃至は要素のいずれであっても良い。
本実施例においては、能動装置14は集積回路チップ乃
至はダイである。ベース6は、シリコン基板8を有して
いる。第1金属層16が基板8上に配設されており且つ
基板8の上表面18に沿って且つ各空洞12の内部表面
19上を連続的に延在している。第1金属層16を接地
プレーンとして使用することが可能であり、且つそれは
能動装置14と基板8との間に熱的接続を与えている。
ベース6は、更に、絶縁層24によって離隔されている
1つ又はそれ以上、例えば4個のパターン化された第2
金属層20を有している。第2金属層20は、一体とな
って、固体ポスト(支柱)ビア即ち貫通導体28によっ
て相互接続されるモジュールトラッキング導体を形成す
る。各能動装置14の上表面32は、最上の第2金属層
20と実質的に同一面であり、且つ各能動装置14の端
子36は非常に短く且つ直線的なり一層40を介して最
上の第2金属層2oへ接続されている。
第1−図に示した装置を形成する為に使用するステップ
を第2図乃至第9図に示しである。第1に、第2図に示
した如く、シリコン基板8をホトレジスト層50で被覆
し、次いで該ホトレジストを空洞]2を形成すべき個所
の基板8の区域の上方から除去する。次いで、基板8を
エツチングして穴12を形成する。好適には、例えばプ
ラズマ又は反応性イオン衝撃等の公知の非等方性エツチ
ング技術をこの為に使用する。基板8を約60’Cで水
酸化ナトリウム溶液中に浸漬させることによって、液体
エツチングを実施することも可能である。エツチングを
完了した後に、ホトレジスj〜50を従来技術を使用し
て剥離する。
次のステップを第3図に示しであるが、フィラメンl−
Eビーム又はスパッタリング等の薄膜技術を使用する真
空付着により、基板8の上表面18上及び空洞の内部表
面19上に連続的な第1金属層16を形成する。第1金
属層12は、通常、約1ミクロンの厚さの銅又はアルミ
ニウムを有している。
次いで、第4図に示した如く、空洞12と実質的に同一
の寸法のプラグ(充填物)54を該空洞内に挿入し且つ
例えばインジウム等の低溶融温度無機媒体により内部表
面19ヘボンI(させる。プラグ54は、シリコン又は
アルミナ(Al、03)又はムライト(3A]203・
2 S i O2)等のその他の容易に機械加工するこ
との可能な無機物質から構成することが可能である。プ
ラグ54は基板8の平坦表面を略回復させる。
第5図に示した次のステップは、基板8及びプラグ54
上に誘電体層24を形成することである。
誘電体層24は1.絶縁体として及び平坦化層として機
能する。好適には、誘電体層24は、ポリイミド等有機
誘電体をスピニングさせることによって形成し、約1−
2ミルの厚さの層を形成する。
次いで、該誘電体を窒素等の非酸化雰囲気中において硬
化させる。
次のステップは、第6図に示してあり、公知のホ1〜リ
ングラフィ技術を使用し次いでウェッ1〜又はトライエ
ツチングを使用して、誘電体層24内=7− に開口62をエツチング形成し、次いでトラッキング導
体を形成する為に誘電体層24」二に第2銅金属層20
を付着し且つパターン形成する。該付着された金属は開
口62内に流れ込み且つ固体ポスi・貫通導体28を形
成し、それはパターン形成した第2金属層20の選択し
たトラックを第1金属層千6へ接続する。このプロセス
を繰返して、第7図に示した如く誘電体と金属との交互
の層を形成し、所望の導体I−ラック及び相互接続を提
供することが可能である。その後に、ホトレジスト層6
6を最上の金属層20上に付着形成し、且つプラク54
上方のホトレジスト層66の部分を除去する。
次のステップは、第8図に示した如く、プラグを除去す
る為にプラグを露出させる為に、各プラク54の上方の
誘電体層24をエツチングする。
プラグ54の除去は、好適には、各プラグ54内に開ロ
ア0を穿設し旧つ各プラグ54を基板8へ接着させてい
る媒体を溶融するのに十分な温度へ基板8を加熱するこ
とによって実施する。次いて、工具74を使用して各プ
ラグ54を除去させることが可能である。工具74は、
実質的にプラグ54の周辺部近傍に位置させた環状真空
通路82を持ったノズル78を有している。ノズル78
は、更に、プラグ54内の開ロア0へ加圧気体を供給す
る為の圧力通路86を有している。環状通路82内に発
生される真空は、ノズル78をプラグ54へ付着させる
のに十分であり、一方圧カ通路86を介して及びプラグ
54内の開ロアoを介して流れる加圧気体はプラグ54
を基板8がら剥離させるのに十分である。
最後に、第9図に示した如く、集積回路等の能動装置1
4を各空洞」−2内に配置させる。次いで、リード40
を好適にはテープボンディングによって、端子36と土
金属層2oとの間に固着させる。
能動装置14の上表面32は最上金属層2oと実質的に
同一面であり、従ってり−1り40は可及的に短く形成
され且つ能動装置14の端子36がら最上金属層20へ
延在する」二で曲折することは必要ではない。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、第1
金属層12を省略することも可能であり、且つより多く
の数の又はより少ない数の第2金属層20を設けること
も可能である。基板8も、歩留が悪く影響されるのでな
ければ、能動領域を有することも可能である。
尚、本発明は、その実施上、以下の構成の1つ又はそれ
以上を取りえるものである。
(1)空洞が形成されたベース、前記空洞内に拝察され
た能動装置を有する半導体モジュールにおいて、前記能
動装置は前記ベースの上表面と略同一面である上表面を
持っていることを特徴とする半導体モジュール。
(2)上記第(1)項において、前記ベースがシリコン
基板を有することを特徴とするモジュール。
(3)上記第(2)項において、前記空洞の寸法は能動
装置の寸法と実質的に同一であることを特徴とするモジ
ュール。
(4)上記第(3)項において、前記ベースは、前記基
板上に配設した平坦化用層、前記平坦化用層上に配設し
た金属層、を有しており、前記金属層は、能動装置の上
表面と実質的に同一面であり。
且つ能動装置の上表面は前記金属層に接続されているこ
とを特徴とするモジュール。
(5)複数個の空洞が形成されたシリコン基板、前記基
板の上表面及び各空洞の内部表面上に連続的に配設され
ている第1金属層、前記第1金属層上に配設され且つ前
記空洞と略整合した開口を持った平坦化層、前記平坦化
層上に配設されパターン化された第2金属層、空洞内に
配設された能動装置、を有しており、前記能動装置が前
記第2金属層に接続されており且つ前記第2金属層と実
質的に同一面である上表面を有することを特徴とする半
導体モジュール。
(6)上記第(5)項において、前記平坦化用層は誘電
体物質から形成されていることを特徴とするモジュール
=11− (7)上記第(6)項において、複数個の第2金属層が
設けられており、各第2金属層は導体トラックを形成す
る為にパターン化されていることを特徴とするモジュー
ル。
(8)上記第(8)項において、各第2金属層の間に配
設されている誘電体層を有することを特徴とするモジュ
ール。
(9)上記第(7)項において、2つの第2金属層に接
続され且つそれらの間に配設されている金属ビア(貫通
導体)を有することを特徴とするモジュール。
(10)上記第(9)項において、能動装置は集積回路
であることを特徴とするモジュール。
【図面の簡単な説明】
第1図は本発明の好適実施例に基づくハイブリッド集積
回路モジュールの概略断面図、第2図乃至第9図は第1
図の装置を形成する為の本発明の1実施例に基づく各ス
テップにおける構成を示した各概略断面図、である。 (竹号の説明) 4:半導体モジュール 6:ベース 8:基板 12:空洞 14:能動装置(アクティブデバイス)16:第1金属
層 18:上表面 20:第2金属層 24:誘電体層 28:ボストビア(支柱貫通導体) 40:リード 50:ホトレジスト 特許出願人    フェアチャイルド セミコンダクタ
 コーポレーショ ン 手続補正書(斌) 平成元年1月73日 特許庁長官  吉 1)文 毅 殿 1、事件の表示   昭和63年 特許願 第2283
15号3、補正をする者 事件との関係   特許出願人 4、代理人

Claims (2)

    【特許請求の範囲】
  1. 1.空洞が形成されたベース、前記空洞内に配設された
    能動装置を有する半導体モジュールにおいて、前記能動
    装置は前記ベースの上表面と略同一面である上表面を持
    っていることを特徴とする半導体モジュール。
  2. 2.複数個の空洞が形成されたシリコン基板、前記基板
    の上表面及び各空洞の内部表面上に連続的に配設されて
    いる第1金属層、前記第1金属層上に配設され且つ前記
    空洞と略整合した開口を持った平坦化層、前記平坦化層
    上に配設されパターン化された第2金属層、空洞内に配
    設された能動装置、を有しており、前記能動装置が前記
    第2金属層に接続されており且つ前記第2金属層と実質
    的に同一面である上表面を有することを特徴とする半導
    体モジュール。
JP63228315A 1987-09-11 1988-09-12 基板空洞内に配設した能動装置を持った半導体モジュール Pending JPH01157560A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9610387A 1987-09-11 1987-09-11
US96,103 1987-09-11

Publications (1)

Publication Number Publication Date
JPH01157560A true JPH01157560A (ja) 1989-06-20

Family

ID=22255335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63228315A Pending JPH01157560A (ja) 1987-09-11 1988-09-12 基板空洞内に配設した能動装置を持った半導体モジュール

Country Status (3)

Country Link
EP (1) EP0306890A1 (ja)
JP (1) JPH01157560A (ja)
KR (1) KR890005869A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
DE4116321A1 (de) * 1991-05-16 1991-11-28 Ermic Gmbh Verfahren zur selektiven haeusung von sensor-halbleiterbauelementen in chip-on -boardtechnik
JPH07211856A (ja) * 1994-01-12 1995-08-11 Fujitsu Ltd 集積回路モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5293285A (en) * 1976-02-02 1977-08-05 Hitachi Ltd Structure for semiconductor device
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のlsi半導体装置とその製造方法

Also Published As

Publication number Publication date
EP0306890A1 (en) 1989-03-15
KR890005869A (ko) 1989-05-17

Similar Documents

Publication Publication Date Title
US5373627A (en) Method of forming multi-chip module with high density interconnections
CA1257402A (en) Multiple chip interconnection system and package
US5422514A (en) Packaging and interconnect system for integrated circuits
US6242279B1 (en) High density wire bond BGA
EP0596075B1 (en) Non-conductive end layer for integrated stack of ic chips
US4984358A (en) Method of assembling stacks of integrated circuit dies
US8492870B2 (en) Semiconductor package with interconnect layers
EP0073149B1 (en) Semiconductor chip mounting module
US5796164A (en) Packaging and interconnect system for integrated circuits
US6307261B1 (en) Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device
US6399897B1 (en) Multi-layer wiring substrate
US20030168250A1 (en) High frequency device packages and methods
JPH08236628A (ja) 半導体チップ上のエアブリッジを損傷から保護するための構造
JPH06103698B2 (ja) 多数の回路要素を取り付けうる両面回路板
JP3287408B2 (ja) 半導体装置および半導体基板貫通導体の形成方法
JPH06350234A (ja) 電気及び/又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JPH07312374A (ja) 集積回路システムとその製造方法
US20040195669A1 (en) Integrated circuit packaging apparatus and method
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
McDonald et al. Multilevel interconnections for wafer scale integration
JPH01157560A (ja) 基板空洞内に配設した能動装置を持った半導体モジュール
JPH01258457A (ja) 半導体集積回路の実装構造およびその製造方法
JP2569789B2 (ja) 半導体チップの電極形成方法
US20060046529A1 (en) High density space transformer and method of fabricating same
JPH0714028B2 (ja) 立体型半導体装置の製造方法