JPH01160100A - 実装方法 - Google Patents
実装方法Info
- Publication number
- JPH01160100A JPH01160100A JP62319229A JP31922987A JPH01160100A JP H01160100 A JPH01160100 A JP H01160100A JP 62319229 A JP62319229 A JP 62319229A JP 31922987 A JP31922987 A JP 31922987A JP H01160100 A JPH01160100 A JP H01160100A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mounting
- recognition
- lead
- gravity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000005484 gravity Effects 0.000 abstract description 10
- 238000003909 pattern recognition Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の半導体装置（以下ＩＣと称す）を基板上
に実装する方法に関する。
に実装する方法に関する。
複数の半導体装置を基板上に実装する場合、中でもます
ます高密度化されつつある基板に多ピンのピン間隔の小
さいフラット・パッケージなどのＩＣを実装する場合に
は、基板上のパターンの位置のばらつきを補正するなめ
に、半導体装置ごとに設けられた基準パターンを認識し
、搭載することが行なわれている。第４図〜第５図は従
来の実装方法を説明する図であり、基準パターンには位
置認識用に特別に設けられたパターン１やリード・パタ
ーン２を用いるのが一般的である。パターン１の場合は
２つのパターンの重心位置からＩＣ搭載位置と傾きを決
めることができ、リード・パターン２の場合は４つの方
向３．４．５．６に設けられたパターンのそれぞれの重
心７．８．９．１０を求め、直線７−９と８−１０の交
点１１として搭載位置を求める。傾きは直線７−８の傾
きと９−１０の傾きとを平均して求めることができる。
ます高密度化されつつある基板に多ピンのピン間隔の小
さいフラット・パッケージなどのＩＣを実装する場合に
は、基板上のパターンの位置のばらつきを補正するなめ
に、半導体装置ごとに設けられた基準パターンを認識し
、搭載することが行なわれている。第４図〜第５図は従
来の実装方法を説明する図であり、基準パターンには位
置認識用に特別に設けられたパターン１やリード・パタ
ーン２を用いるのが一般的である。パターン１の場合は
２つのパターンの重心位置からＩＣ搭載位置と傾きを決
めることができ、リード・パターン２の場合は４つの方
向３．４．５．６に設けられたパターンのそれぞれの重
心７．８．９．１０を求め、直線７−９と８−１０の交
点１１として搭載位置を求める。傾きは直線７−８の傾
きと９−１０の傾きとを平均して求めることができる。
このように基板上のパターンを認識して搭載位置を決定
することができるか、認識に当っては、照明のばらつき
、基板ごとのパターンの表面状態のばらつき（汚れ、ハ
ンダののり具合、フラックスののり具合、レジストのか
かり具合など）によって安定した画像の取り込みができ
ないことが多い。従来はこういった画像のばらつきに対
しては照明の調整、二値画像のスレショルド・レベルの
自動調整、多値画像によるソフトウェアでの補正などで
対応し、対向しきれないものは位置認識の誤差として搭
載精度を悪くし、歩留りをさげる原因となっていた。例
えは、パターン１において、真円である基準パターンか
ハンダ・コートの盛りあかり具合で一部が欠けるような
第６図のような二値画像かえられ、重心が本来２０であ
るべきものか２１として判断されてしまうといったこと
である。
することができるか、認識に当っては、照明のばらつき
、基板ごとのパターンの表面状態のばらつき（汚れ、ハ
ンダののり具合、フラックスののり具合、レジストのか
かり具合など）によって安定した画像の取り込みができ
ないことが多い。従来はこういった画像のばらつきに対
しては照明の調整、二値画像のスレショルド・レベルの
自動調整、多値画像によるソフトウェアでの補正などで
対応し、対向しきれないものは位置認識の誤差として搭
載精度を悪くし、歩留りをさげる原因となっていた。例
えは、パターン１において、真円である基準パターンか
ハンダ・コートの盛りあかり具合で一部が欠けるような
第６図のような二値画像かえられ、重心が本来２０であ
るべきものか２１として判断されてしまうといったこと
である。
〔発明が解決しようとする問題点〕
本発明はかかる欠点を除去するもので、本発明の目的は
、パターン認識が正しく行なわれたか否かを判別する工
程を設けることによって認識のばらつきによるＩＣ搭載
の位置のばらつきを除き、さらに認識が正しく行なわれ
なかった時に、他の搭載ＩＣのためのパターンを認識し
、そのパターン位置を基準にして認識できなかったＩＣ
のパターン位置の補正を行い搭載することによってＩＣ
搭載精度の向上と、自動化率の向上をはかるものである
。
、パターン認識が正しく行なわれたか否かを判別する工
程を設けることによって認識のばらつきによるＩＣ搭載
の位置のばらつきを除き、さらに認識が正しく行なわれ
なかった時に、他の搭載ＩＣのためのパターンを認識し
、そのパターン位置を基準にして認識できなかったＩＣ
のパターン位置の補正を行い搭載することによってＩＣ
搭載精度の向上と、自動化率の向上をはかるものである
。
本発明による実装方法は、複数の半導体装置を基板上に
実装する実装方法において、 （１）半導体装置ごとに設けられた基板上のパターンの
位置を認識する工程。
実装する実装方法において、 （１）半導体装置ごとに設けられた基板上のパターンの
位置を認識する工程。
（２）前記パターンの位置を正しく認識できたか否かを
判別する工程。
判別する工程。
（３）前記パターンの位置認識が正しく認識できない時
に別の半導体装置のパターンを認識する工程。
に別の半導体装置のパターンを認識する工程。
（４）前記側の半導体装置のパターン位置から認識でき
なかったパターンの半導体装置の実装位置を演算し、実
装する工程。
なかったパターンの半導体装置の実装位置を演算し、実
装する工程。
とからなることを特徴とする。
第１図は６個のフラット・パッケージＩＣ４１〜４６を
実装する基板５４を示す図であり、４１〜４６にはＩＣ
のリードに対応するパターンが形成されており、ＩＣの
リードをこれに合わせて搭載し、その後リフローエ穆に
よって接合する。
実装する基板５４を示す図であり、４１〜４６にはＩＣ
のリードに対応するパターンが形成されており、ＩＣの
リードをこれに合わせて搭載し、その後リフローエ穆に
よって接合する。
第２図はＩＣを基板５４上に自動搭載するマウンタで、
５１は直交座標型のロボットで、回転軸を含むハンド５
２とパターン認識用カメラ５３を備えている。５５はＩ
Ｃの位置認識ステージで、図示されていないロボットに
よって供給されたＩＣの位置認識を行なう。５４は第１
図で示した基板である。
５１は直交座標型のロボットで、回転軸を含むハンド５
２とパターン認識用カメラ５３を備えている。５５はＩ
Ｃの位置認識ステージで、図示されていないロボットに
よって供給されたＩＣの位置認識を行なう。５４は第１
図で示した基板である。
ステージ５５上に置かれたＩＣは第５図で説明したのと
同じ原理により、重心位置と傾きを計測し、ロボット５
１はこの情報に基すき、ＩＣの重心位置を真空吸着する
。この時ＩＣの位置は透過光によって画像取込みか可能
なため、比較的安定した認識が可能である５次にロボッ
ト５１はカメラ５３を基板５４のＩＣ搭載位置へ移動さ
せ、基板上のリードパターンの重心位置と傾きを計測す
る。この結果に基すき、ＩＣを基板のリード・パターン
上に正確に搭載することかできる。
同じ原理により、重心位置と傾きを計測し、ロボット５
１はこの情報に基すき、ＩＣの重心位置を真空吸着する
。この時ＩＣの位置は透過光によって画像取込みか可能
なため、比較的安定した認識が可能である５次にロボッ
ト５１はカメラ５３を基板５４のＩＣ搭載位置へ移動さ
せ、基板上のリードパターンの重心位置と傾きを計測す
る。この結果に基すき、ＩＣを基板のリード・パターン
上に正確に搭載することかできる。
ここで基板のリード・パターンの認識は反射光によるた
め、基板の表面状態、特にハンダメツキの状態、レジス
トの状態、ハンダ・ペーストの印刷状態などにより安定
して行なうことは困難である。これを安定して行なうこ
とは重要な技術であるか、本願の主題とは異なるので省
略するが、認識か正しく行なわれたか否かは、リードの
本数をチエツクしたり、リード・ピッチをチエツクする
ことで可能である。本発明によるマウンタは、認識が正
確に出来なかった時に、次のＩＣ搭載位置のリード・パ
ターン４２及び４３の位置を認識する。これら２つのリ
ード・パターンの位置がら相対向にリード・パターン４
１の位置を補正することができる。位置補正のアルゴリ
ズムは周知のものである。補正値に基つきステージ５５
からピック・アップしたＩＣを基板上に実装する。
め、基板の表面状態、特にハンダメツキの状態、レジス
トの状態、ハンダ・ペーストの印刷状態などにより安定
して行なうことは困難である。これを安定して行なうこ
とは重要な技術であるか、本願の主題とは異なるので省
略するが、認識か正しく行なわれたか否かは、リードの
本数をチエツクしたり、リード・ピッチをチエツクする
ことで可能である。本発明によるマウンタは、認識が正
確に出来なかった時に、次のＩＣ搭載位置のリード・パ
ターン４２及び４３の位置を認識する。これら２つのリ
ード・パターンの位置がら相対向にリード・パターン４
１の位置を補正することができる。位置補正のアルゴリ
ズムは周知のものである。補正値に基つきステージ５５
からピック・アップしたＩＣを基板上に実装する。
以上のように本発明によれば基板のパターンの位置認識
において、基板の表面状態などで二値画像取り込みにば
らつきがあっても、条件の良いパターンを認識すること
により、信頼性の高い搭載が可能である。
において、基板の表面状態などで二値画像取り込みにば
らつきがあっても、条件の良いパターンを認識すること
により、信頼性の高い搭載が可能である。
第１図は基板に配設されたパターンを示す図。
第２図はＩＣ基板上に搭載するマウンタの概要図で、第
３図は本発明の実装方法に係わるブロック図。第４図は
従来例におけるリード・パターンを示す図。第５図は従
来例におけるリードパターンを認識する際の認識マーク
を示す図。第６図は基準マークの二値画像を示す図。 １・・・・・・・・・パターン ２・ ・・・・・ ・ ・ ・リードパターン３．４．
５．６・・・パターンの配列方向７．８．９．１０・・
重心 １１・・・・・・・・・交点 ２０．２１・・・・・・画像 ４１．４２．４３．４４．４３．４６ ・・・・・・・・フラットパッケージＩＣ５１・・・・
・・・・・ロボット ５２・・・・・・・・・ハンド ５３・・・・・・・・・パターン認識用カメラ５４・・
・・・・・・・基板 ５５・・・・・・・・・位置認識ステージ以上 出願人 セイコーエプソン株式会社
３図は本発明の実装方法に係わるブロック図。第４図は
従来例におけるリード・パターンを示す図。第５図は従
来例におけるリードパターンを認識する際の認識マーク
を示す図。第６図は基準マークの二値画像を示す図。 １・・・・・・・・・パターン ２・ ・・・・・ ・ ・ ・リードパターン３．４．
５．６・・・パターンの配列方向７．８．９．１０・・
重心 １１・・・・・・・・・交点 ２０．２１・・・・・・画像 ４１．４２．４３．４４．４３．４６ ・・・・・・・・フラットパッケージＩＣ５１・・・・
・・・・・ロボット ５２・・・・・・・・・ハンド ５３・・・・・・・・・パターン認識用カメラ５４・・
・・・・・・・基板 ５５・・・・・・・・・位置認識ステージ以上 出願人 セイコーエプソン株式会社
Claims (1)
- 【特許請求の範囲】 複数の半導体装置を基板上に実装する実装方法において
、 （１）半導体装置ごとに設けられた基板上のパターンの
位置を認識する工程。 （２）前記パターンの位置を正しく認識できたか否かを
判別する工程。 （３）前記パターンの位置認識が正しく認識できない時
に別の半導体装置のパターンを認 識する工程。 （４）前記別の半導体装置のパターン位置から認識でき
なかったパターンの半導体装置の 実装位置を演算し、実装する工程。 とからなることを特徴とする実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319229A JPH01160100A (ja) | 1987-12-17 | 1987-12-17 | 実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319229A JPH01160100A (ja) | 1987-12-17 | 1987-12-17 | 実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160100A true JPH01160100A (ja) | 1989-06-22 |
Family
ID=18107849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319229A Pending JPH01160100A (ja) | 1987-12-17 | 1987-12-17 | 実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160100A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188800A (ja) * | 1990-11-21 | 1992-07-07 | Toshiba Corp | 部品実装装置 |
-
1987
- 1987-12-17 JP JP62319229A patent/JPH01160100A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188800A (ja) * | 1990-11-21 | 1992-07-07 | Toshiba Corp | 部品実装装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881908B1 (ko) | 전자부품 실장장치 및 전자부품 실장방법 | |
| US6904672B2 (en) | Method for mounting an electronic component | |
| US6850855B2 (en) | Apparatus and method for inspecting working operations on circuit substrate, and system and method for fabricating electric circuit | |
| CN101755497B (zh) | 元件放置设备 | |
| JP2008270696A (ja) | 部品搭載位置補正方法及び部品実装装置 | |
| US5189707A (en) | Method of loading surface mounted device and an apparatus therefor | |
| US7657997B2 (en) | Reference position determining method | |
| US11751370B2 (en) | Correction amount calculation device, component mounting machine, and correction amount calculation method | |
| JP2009054759A (ja) | 異常検出方法及び装置 | |
| US11540399B1 (en) | System and method for bonding a cable to a substrate using a die bonder | |
| JP2617378B2 (ja) | 部品実装装置 | |
| JPH01160100A (ja) | 実装方法 | |
| JP2000315896A (ja) | 表面実装部品装着機 | |
| CN103857273A (zh) | 元件安装系统和元件安装方法 | |
| JPH10326997A (ja) | 電子部品実装装置および該電子部品実装装置による位置補正方法 | |
| JP2553786B2 (ja) | 回路基板認識マ−クの配置方法 | |
| JPS6286789A (ja) | 位置ずれ補正方法と面付け部品自動搭載方法 | |
| JPS62154700A (ja) | 部品実装方法 | |
| JPH08195599A (ja) | 実装機の部品装着状態検出方法及び同装置 | |
| JPS6375503A (ja) | リ−ド付部品位置決め装置 | |
| EP0833555A3 (en) | Method and mounting device for mounting a component at a specific position | |
| JP7142092B2 (ja) | テンプレート作成装置および部品装着機 | |
| US20010034584A1 (en) | Circular feature Filter | |
| JPH01238200A (ja) | 部品実装位置設定方法 | |
| JPH0761583B2 (ja) | チツプ部品の装着方法 |