JPH01162960A

JPH01162960A - Ｉ／ｏインターフェース制御回路の診断方式

Info

Publication number: JPH01162960A
Application number: JP62320121A
Authority: JP
Inventors: Mitsuhiro Senda; 千田　三弘
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-19
Filing date: 1987-12-19
Publication date: 1989-06-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕入出力装置に接続されるチャネル内のＩ１０インターフ
ェースに係り、特に、診断制御回路を内蔵したＩ１０イ
ンターフェース制御回路の診断方式に関し、高速なデータ転送制御回路を有するチャネルをＰＩＯを
使用せずに診断することを可能とする■１０インターフ
ェース制御回路の診断方式を提供することを目的とし、入力レジスタ、出力レジスタ、データバッファ及びデー
タ転送制御回路を有し、マイクロプロセッサによって制
御されるＩ１０インターフェース制御回路において、診
断モードを示す信号をセットするフリップフロップと、
診断用の入力データとデータ転送に関する制御信号を生
成し前記入力レジスタに転送し、かつ前記出力レジスタ
からの出力データをチェックする診断制御回路と、前記
マイクロプロセッサ、Ｉ１０側からの入力端子及び前記
診断制御回路からの信号を前記フリップフロ・ノブ内の
論理に従って選択し、その出力信号を前記入力レジスタ
に転送する選択回路と、前記フリップフロップの論理が
診断モードを示しているとき、前記出力レジスタの値を
Ｉ／Ｏへの出力端子に出力させないようにするゲート回
路と、前記入力レジスタと前記出力レジスタの内容を前
記マイクロプロセッサに転送する伝送手段を有し、前記
マイクロプロセッサが前記診断制御回路に指示すること
により、前記入出力レジスタのリード／ライトによる診
断に加えて、前記データバッファと前記データ転送制御
回路を診断するように構成する。

〔産業上の利用分野〕

本発明は入出力装置に接続されるチャネル内のＩ１０イ
ンターフェースに係り、特に、診断制御回路を内蔵した
Ｉ１０インターフェース制御回路の診断方式に関する。

複数の入出力装置を含む計算機システムでは、中央演算
処理装置（ＣＰＵ）と主記憶装置（Ｍ　Ｓ　）が接続さ
れているシステムバスにチャネルを介して各入出力装置
（Ｉｌｏ）が接続される。ＣＰＵとＩｌｏとでデータ転
送を行う場合、あるいはＭＳとＩｌｏとでＣＰＵを介さ
ずにデータ転送を行う場合、チャネルがＣＰＵや主記憶
制御袋Ｗ　（ＭＳＣ）に対してデータ転送の要求や応答
の通信制御を実行する。そのため、チャネルは高機能な
制御回路であり、特に、各Ｉ１０に接続されるチャネル
内のＩ１０インターフェースのデータ転送に関する制御
回路は、通信プロトコルの複雑化に伴い複雑になり、故
障が発生する確率も高くなって来た。従って、故障が発
生した時の修復時間の短縮はまずます重要になり、故障
の箇所を迅速に指摘するためにも、データ転送制御回路
を含むＩ１０インターフェース制御回路に対する診断機
能の必要性が高まっている。

〔従来の技術〕

、　他の装置とのインターフェースを持つ装置において
、相手側の装置を論理的に切り離した状態でその装置を
診断する手法は、従来から存在していた。この場合イン
ターフェースの信号を折り返す手法がとられる。しかし
Ｉｌｏに接続されるチャネル内のＩ１０インターフェー
ス制御回路はデータ転送に関する通信プロトコルが複雑
であるため、単純な折り返し手法では診断が不完全とな
る。そのため診断あるいは検査用のＩｌｏであるＰＩＯ
を内蔵し、実際に接続されたＩｌｏの代わりにＰ■０を
用いてＩ１０インターフェース制御回路の診断を可能に
してきた。

〔発明が解決しようとする問題点〕

しかし、上記従来方式では、システムに接続されるチャ
ネル台数が膨大になると、ＰＩＯによる診断はＣＰＵの
ソフトウェアを介して実行されるため、複数チャネルで
１台のＰＩＯを共有して時分割で診断する場合には、特
に高速なデータ転送制御回路に対する診断を完全かつ高
速に行うことができなくなるという問題が生じていた。

本発明は、高速なデータ転送制御回路を有するチャネル
をＰＩＯを使用せずに診断することを可能とするＩ１０
インターフェース制御回路の診断方式を提供することを
目的とする。

〔問題点を解決するための手段〕

第１図は、本発明の診断方式に従うＩ１０インターフェ
ース制御回路のブロック図である。図中１は、データバ
ッファとデータ転送制御回路を有するＩ１０インターフ
ェース制御回路、２はＩ１０インターフェース制御回路
１を有するチャネルを制御するマイクロプロセッサ（Ｍ
Ｐ）で、本発明では、Ｉ１０インターフェース制御回路
１を診断するために、診断モードを示す信号をセットす
るフリ７ブフロツプ３、診断用の入力データと、データ
転送に関する制御信号を生成し、出力データをチェック
する診断制御回路４と、入力レジスタ１０にＭＰ２、Ｉ
ｌｏの入力端子８、及び診断制御回路４からかの信号を
フリップフロップ３の論理に従って選択する選択回路５
と、出力レジスタ１１の値をＩ１０インターフェースへ
出力しないようにゲートするゲート回路６と、更に入力
レジスタ１０と出力レジスタ１１の内容をＭＰ２に転送
させる伝送手段７を有し、入出力レジスタ１０．１１の
リード／ライトによる診断に加えて、ＭＰ２が診断制御
回路４にリードコマンド及びライトコマンドを指示する
ことにより、ＩｌｏからＭＳまたはＭＳからＩ／Ｏへの
データ転送に関する制御回路を診断する。

〔作　　　用〕

本発明では、診断モード時に、ＭＰから入出力レジスタ
にデータを書込み且つ読出すことを可能とし、データ転
送制御回路とデータバッファに対しては、診断制御回路
内のカウンタ値が転送データかつ転送バイト数になるよ
うに診断制御回路を論理的に接続することにより実際の
Ｉｌｏを使用せずに、Ｉ１０インターフェース制御回路
を高速に診断できるようにしている。

〔実　　施　　例〕

第２図は、本発明の一実施例で、Ｉ１０インターフェー
ス制御回路の詳細図である。

第２図において、第１図で示したものと同一のものは同
一の記号で示してあり、Ｉ１０インターフェース制御回
路１は、データ転送制御回路１２０１データバツフア（
ＤＢ）１２１、入力レジスタ１０　（タグインレジスタ
（ＴＡＧＩ）１００、サービスインレジスタ（ＳＶＩ）
１０１、パスインレジスタ（ＢＵＳ　Ｉ）１０２）　、
出力レジスタ１１　（タグアウトレジスタ（ＴへＧＯ）
１１０、サービスアウトレジスタ（ＳＶＯ）−１１Ｌバ
スアラ）・レジスタ（ＢＵＳＯ）１１２）及び、選択回
路１２２，１２３，１２４からなる部分である。

２はマイクロプロセッサ（ＭＰ）である。

ＤＢ１２１に間接的に接続されＭＰ２によって制御され
るチャネル内のデータ転送制御回路１２０は、高速な動
作を必要とするデータ転送の制御を実行する。このよう
なチャネル内のＩ１０インターフェース制御回路をＰＩ
Ｏ等を使用せずに診断するために、診断モードを示すフ
リップフロップ（ＴＭ）３、入力レジスタ１０（ＴＡＧ
Ｉｌｏｏ、５ＶＩＩＯ１，ＢＵＳ１１０２）　にＭＰ２
からＩ１０入力端子８及び診断制御回路４からのデータ
を選択する選択回路５０，５１、出力レジスタ１１　（
ＴＡＧＯＩ　１０．５ＶＯＩ　１１．　ＢＵＳ０１１２
）をＭＰ２からリード可能にする信号線７、出力レジス
タ１１　　（ＴＡＧＯＩ　１０．ＳＶＯ１１１、ＢＵＳ
ＯＩ　１２）の値をＩ１０出力端子９へ出力しないよう
にするゲート回路６、診断用のサービスインデータ（Ｓ
Ｖｒ）と、入力レジスタ１０に入力する入力データの生
成及び出力レジスタ１１から出力される出力データをチ
ェックする診断制御回路４の各回路を使用してＩ１０イ
ンターフェース制御回路１の診断を行う。

通常のプロトコルに必要な回路は１０と１１の入出力レ
ジスタのリード／ライトで診断する。しかし、データ転
送はデータ転送制御回路１２０のハードウェアによる制
御のため、単純なレジスタのリード／ライトでは診断で
きない。そこでＭＰ２が診断制御回路４にリードコマン
ドを指示してその回路で仮のＳＶＩとＩｌｏからのリー
ドデータにあたる入力データを生成してＩｌｏからＭＳ
へのデータ転送回路を診断する。更にＭＰ２が診断制御
回路４にライトコマンドを指示し診断制御回路４がＩ／
Ｏへのライトデータにあたる出力データをチェックする
ことによって、ＭＳからＩ／Ｏへのデータ転送回路を診
断する。

次に、第２図のＩ１０インターフェース制御回路を診断
する手順を以下に説明する。

■　ＭＰ２はＴＭフリップフロップ３に１をセットする
。ＴＭが１（ＴＭ＝１と書く）になると、反転回路３０
の出力がＯとなり、これがＡＮＤゲート６に入力するの
でＴＡＧＯ，ＳＶＯ，ＢＵＳＯの出力レジスタ１１の内
容は出力端子９を介してＩ１０側に出力されない。また
選択回路５において、ＡＮＤゲート５００は、ＴＭ＝１
のときＭＰ２からのデータを通過させ、ＡＮＤゲート５
０１は、ＴＭ＝ＯによってＩｌｏの入力端子８からのデ
ータの入力を禁止する。ＡＮＤゲート５１０は、ＴＭ＝
１でかつＴＳ＝ＯのときＭＰ２からのデータを通過させ
ＡＮＤゲート５１１は、ＴＭ＝０、ＴＳ＝Ｏのとき入力
端子８からのデータを通過させる。ＡＮＤゲート５１２
はＴＳ＝１．５Ｖ０＝０のとき、カウンタ（ＣＮＴ）４
３の内容を通過させる。ＴＭ＝１のとき、ＴＡＧ　Ｉ　
１００にはＭＰ２からのデータがＡＮＤゲート５００と
オアゲート５０２を介して入力可能となる。５Ｖ１１０
１とＢＵＳ　Ｉ　１０２には、ＴＳ＝Ｏとすれば、ＭＰ
２からのデータがＡＮＤゲート５１０、オアゲート５１
３を介して入力可能となる。このとき、ＡＮＤゲート５
０１，５１１，５１２の出力は０である。

■　ＭＰ２はＴＭ＝１にすることによりＴＡＧ　１１０
０、．５ＶＩＩＯＩ、ＢＵＳ１１０２の各入力レジスタ
にそれぞれデータをライトしそれを信号線７を介してリ
ードすれば正しい値が入力レジスタ１０にセットされる
かどうかをチェックすることができ、各入力レジスタ１
００，１０１，１０２の診断が可能となる。

■　ＭＰ２からのデータはＴＡＧＯｌｌｏに直接入力す
ることが可能で、５ＶＯＩＩＩとＢＵＳＯ１１２にはそ
れぞれ選択回路１２３と１２４を介して入力可能である
。そこで、ＭＰ２はＴＡＧＯｌ　１０．５ＶＯＩ　１１
．ＢＵＳＯＩ　１２の各出力レジスタにそれぞれデータ
をライトし、それを信号線７を介してリードすれば、正
しい値が出力レジスタ１１にセットされるかどうかをチ
ェックすることができ、各出力レジスタ１１０，１１１
゜１１２の診断が可能となる。

■　ＭＰ２は診断制御回路４にＩｌｏの入力端子８から
データバッファ（ＤＢ）１２１経出で信号線１２６を介
してＭＳにデータ転送するように指示した後、診断制御
回路４内のカウンタ４３に信号線４６０から選択回路４
６を介して転送バイト数（ｎ）をセットする。カウンタ
４３のカウンタ値４３０はデコーダ（ＤＥＣ）４４によ
ってデコードされ、そのカウンタ値４３０がＯ以外の時
、被デコード信号４４０が１になりＴＳフリップフロッ
プ４１に１がセットされる。ＴＳが１（ＴＳ−１と書く
）になると選択回路５１内のＡＮＤゲート５１２がカウ
ンタ値４３０を通過されるので、オア回路５１３を介し
てカウンタ値４３０がＢＵＳ１１０２にセットされ、更
に５ＶＯＩＩＩの値１１１２が反転回路４２によって反
転され、反転した値１１１３がＡＮＤゲート５１２とオ
ア回路５１３を介し５ＶＩＩＯＩにセットされる。デー
タ転送制御回ｒｌＦ！１２０ハ、５ＶＴＩＯＩが１にな
るとＩ１０データの代わりのカウンタ値４３０に等しい
ＢＵＳ１１０２のデータを選択回路１２２を介しＤＢ１
２１にストアし、更に５ＶＯＩＩＩを１にセットする。

その後、データ転送制御回路１２０は、５ＶＴＩＯＩの
１１″をトリガとして転送制御を開始し、ＤＢ　１２１
のデータを信号線１２６を介してＭＳにストアする。５
ＶＯＩＩＩが１になると診断制御回路４内を反転回路４
２によって５ＶＩＩＯＩは０にリセットされ、更にカウ
ンタ値４３０がマイナス１される。すなわち、現在値を
マイナス１する減算器４５によりマイナス１した結果が
信号１１１２の“１”により選択回路４６を介してカウ
ンタ４３にセットされる。

従って、ＭＰ２から与えられたバイト数がマイナス１さ
れる。５ＶＩＩＯＩが０になると、データ転送制御回路
１２０は５ＶＯＩＩＩを転送終了の確認として自動的に
Ｏにリセットする。Ｓ■０が“０”になると５ＶＩＯＩ
が１になり、マイナス１されたカウンタ値４３０をＤＢ
１２１を介してＭＳ側に転送し、５ＶＯＩ　１１を１に
する。そして、カウンタ値が再びマイナス１される。以
上の動作カ繰す返され５ＶＩＩＯＩとＢｕｓ　Ｉ　１０
２は次々にセットされ、ＤＢ１２１を介して、カウンタ
値がＭＳへｎバイト分のデータ（ｎ−１，ｎ−２，・・
・、１．Ｏ）が転送されるとカウンタ値４３０がＯにな
りＴＳも０にリセットされる。

そして、５ＶＩＩＯＩ、ＢＵＳ１１０２．カウンタ４３
の更新はストップし、データ転送は終了する。

■　ＭＰ２は診断制御回路４に■で転送したＭＳのデー
タ（ｎ−１，ｎ−２，・・・１．０）をＤＢ１２１経出
で出力端子９を介してＩｌｏに転送するように指示した
後、カウンタ４３に転送バイト数（ｎ）をセットする。

■と同様に診断制御回路４は５ＶＩＩＯＩに１をセット
する。データ転送制御回路１２０は５ＶＩＩＯＩが１に
なるとＭＳから信号線１２５を介してＤＢ　１２１にフ
ェッチしたデータ（ｎ−１，ｎ−２，・・・１，０）を
ＢＵＳ０１１２に順にセットし、Ｓ■０１１１を１にセ
ットする。５ＶＯＩ　１１が１になると診断制御回路４
内の比較回路（ＣＰ）４６によってＢＵＳＯＩ　１２の
各データ　（ｎ−１，ｎ−２，・・・１，０）とカウン
タ４３の各値（ｎ−１，ｎ−２，・・・１．０）が比較
される。比較結果が不一致の場合はフリップフロップ（
ＣＫ）４７が１にセットされ、データ転送制御にエラー
があることが信号線７を介してＭＰに通知される。更に
Ｓ■０が１になると、反転回路４２で反転され、５ＶＩ
ＩＯＩがＯにリセットされ、同時にカウンタ値４３０が
減算器４５によってマイナス１される。５ＶＩＩＯＩが
０になるとデータ転送制御回路１２０は転送終了の確認
として自動的にＳ■０１１１をＯにリセットする。

以上の動作を繰り返してＭＳからのｎバイトのデータ（
ｎ−１，ｎ−２，・・・１，０）が転送される。

■　ＭＰ２は■の転送においてフリップフロップ（ＣＫ
）４７の値が常に０であることをチェックすることによ
りデータ転送制御回路１２０が正しくデータ転送の制御
を実行したかを確認する。

〔発明の効果〕

以上説明したように、本発明によれば、実際の入出力装
置（Ｉ　１０）を必要とせずにチャネル内のＩ１０イン
ターフェース制御回路を高速に診断できるので、１台の
ＰＩＯを数台のチャネルで切り換えて診断する従来法に
比べて診断時間が短く、しかも、故障発生時の修復時間
も短縮できる。

【図面の簡単な説明】

第１図は本発明の診断方式に従うＩ１０インターフェー
ス制御回路、第２図は本発明の一実施例で、Ｉ１０インターフェース
制御回路の詳細図である。１・・・Ｉ１０インターフェース制御回路、２・・・マ
イクロプロセッサ、３・・・フリップフロップ、４・・・診断制御回路、５・・・選択回路、６・・・ゲート回路、７・・・伝送手段、８・・・入力端子、９・・・出力端子、ｌＯ・・・入力レジスタ、１１・・・出力レジスタ。特許出願人　　　富士通株式会社

Claims

【特許請求の範囲】１）入力レジスタ、出力レジスタ、データバッファ及び
データ転送制御回路を有し、マイクロプロセッサ（２）
によって制御されるＩ／Ｏインターフェース制御回路（
１）において、診断モードを示す信号をセットするフリップフロップ（
３）と、診断用の入力データとデータ転送に関する制御信号を生
成し前記入力レジスタ（１０）に転送し、かつ前記出力
レジスタ（１１）からの出力データをチェックする診断
制御回路（４）と、前記マイクロプロセッサ（２）、Ｉ／Ｏ側からの入力端
子（８）及び前記診断制御回路（４）からの信号を前記
フリップフロップ（３）内の論理に従って選択し、その
出力信号を前記入力レジスタ（１０）に転送する選択回
路（５）と、前記フリップフロップ（３）の論理が診断モードを示し
ているとき、前記出力レジスタ（１１）の値をＩ／Ｏへ
の出力端子（９）に出力させないようにするゲート回路
（６）と、前記入力レジスタ（１０）と前記出力レジスタ（１１）
の内容を前記マイクロプロセッサ（２）に転送する伝送
手段（７）を有し、前記マイクロプロセッサ（２）が前記診断制御回路（４
）に指示することにより、前記入出力レジスタ（１０、
１１）のリード／ライトによる診断に加えて、前記デー
タバッファと前記データ転送制御回路を診断することを
特徴とするＩ／Ｏインターフェース制御回路の診断方式
。２）前記診断制御回路（４）は、前記マイクロプロセッ
サ（２）から与えられたデータをカウントするカウンタ
（４３）と、前記カウンタ（４３）の実行中を示す論理を形成するデ
コード手段（４４）と、前記デコード手段（４４）の出
力をセットするフリップフロップ（４１）と、前記カウンタ（４３）の値を前記入力レジスタ（１０）
に転送するために、前記データ転送制御回路（１２０）
からのサービスアウト信号（ＳＶＯ）と前記フリップフ
ロップ（４１）の論理を変形するゲート手段（４０、４
２）と、前記カウンタ（４３）の値と前記データバッファからの
出力値（１１２）を比較し、その結果を前記マイクロプ
ロセッサ（２）に通知する比較手段（４６、４７）とを
有することを特徴とする特許請求の範囲第１項記載のＩ
／Ｏインターフェース制御回路の診断方式。