JPH0116362B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はパターン幅の測定方式に関し、たとえ
ば印刷配線板用フオトマスクのパターン幅の測定
方式に関するものである。 従来、印刷配線板製造工程の一過程で行われる
フオトマスクの検査は自動化がなされていない。
そのため、作業者がルーペ・座標測定機等を用い
目視により多大な工数を費して検査を行なつてい
るが、目視検査であるためフオトマスクの欠陥検
出率が低く２重・３重の検査がなされてきた。 この検査項目の一つであるフオトマスクのパタ
ーン幅の測定は、近年、印刷配線板の製造技術の
向上に伴い、急速に高密度化がなされ、パターン
幅も微細になり、その検査規格はさらに厳しくな
つてきている。そのため作業者の検査工数および
疲労度は以前に増して増え、また個人差による測
定のバラツキも無視できない状態にある。 本発明の目的は、かかる従来の問題点を解決し
たフオトマスクのパターン幅測定方式を提供する
ことにある。 本発明によれば印刷配線板用フオトマスクパタ
ーンの二値化画像を実時間で第１画像メモリに記
憶すると同時に第１画像メモリより画像の一部を
切出し、各ビツトの状態の組合せにより１ビツト
縮小処理を行い、結果を次段の画像メモリへ出力
する一連の、画像の記憶・切出し・縮小の処理を
第Ｎ画像メモリに記憶されるまでＮ回行ない得ら
れたＮ個の１ビツト毎に縮小された画像各々に対
し実時間で画像の一部を切出し各ビツトの状態の
組合せでパターン消去判定を行い、第Ｘ画像メモ
リより消去判定信号が出力された場合のパターン
幅をＸビツトと判定することを特徴とするパター
ン幅測定方式が得られる。 以下、本発明の一実施例を図面により詳細に説
明する。第１図は、パターン縮小処理過程の説明
図である。１〜Ｋビツトを持つ受光素子で構成さ
れる一次元光センサー１を受光素子の列方向に対
して垂直方向に定ピツチで移動させながら一次元
センサー１でフオトマスクを光学的に読み取り、
二値化（パターン部を“１”、余白部を“０”と
する）した画像信号を実時間でＫビツトのシフト
レジスタ２列と３ビツトシフトレジスタで構成さ
れる第１画像メモリ２−１に記憶する。同時に、
２ビツト×２ビツトで二値化された画像を切り出
し、パターン縮小回路３−１で処理した結果を２
画像メモリ２−２へ出力する。第２画像メモリ２
−２には、パターンの１ビツト縮小された画像が
記憶されている。さらに第２画像メモリ２−２に
ついても同様に２ビツト×２ビツトで画像の切出
しを行ないパターン縮小回路３−２で処理し、さ
らに１ビツトパターンを縮小して第３画像メモリ
２−３へ出力する。以下同様の処理をＮ回繰り返
し、第Ｎ画像メモリ２−Ｎに記憶するまで行な
う。この処理により被検査パターンの画像から、
Ｎビツト縮小した画像まで、１ビツト縮小される
毎のパターンを全て実時間で記憶することがで
き、かつ実時間で読み出すことが可能となる。 第２図、第３図はパターン縮小回路の説明図で
ある。画像メモリより切り出された４個の画像の
単位ビツト４−１〜４−４に対して全てのビツト
が、パターンである場合に限り縮小処理回路３ａ
はパターン信号を次段に出力する。しかしながら
全ての縮小操作に第２図のパターン縮小回路３ａ
を適用すると第１表の(1)、(2)に示すように、水
平・垂直パターンに対しては、１ビツトづつ縮小
されるが、斜め45゜のパターンに対しては、その
縮小割合が√２ビツトづつとなり、水平・垂直パ
ターンよりも急速に縮小が行なわれ、不具合が生
ずる。（例えば、７ビツトのパターンを想定する。
第１表より、水平・垂直パターン対しては、７回
の縮小処理パターンが消去されるのに対し、斜め
45゜のパターンは５回の縮小処理パターンが消去
され、この回数はパターン幅を示すビツト数が多
くなればなるほど著しくなる傾向にある。）

【表】 上述の不具合点を、解決する手段として、第３
図の様に、水平・垂直パターンに対しては１ビツ
ト縮小するが斜め45゜のパターンに対しては、縮
小を行なわないような対角線上の画像の単位ビツ
ト４−５と４−８，４−６と４−７のいずれかが
パターンの場合、パターン信号を出力する斜めパ
ターン補正縮小回路３ｂを使用し、水平垂直斜め
の縮小の均一化を計る。第１表中の(3)は、斜めパ
ターン補正縮小回路３ｂを２回目と６回目に行な
つた場合の斜め45゜のパターンの縮小割合を示し
たもので、例えば７回縮小した場合には7.070と
なり、0.070ビツトだけ余分に縮小されることと
なるがこの値は無視できるほど小さい。 従つて、７回の縮小過程の２回目と６回目を斜
めパターン補正縮小回路３ｂで処理する。ブロツ
クをＮ／７個接続すればＮビツトの均等のとれた
パターンの縮小を行なうことができる。第４図は
画像消去瞬間判定の説明図である。３ビツト×３
ビツトで画像の一部を切出し消去判定回路５によ
り次の縮小処理で消去されるべきパターンを検出
する。第５図は、消去瞬間パターン例６−１〜６
−３であり３ビツト×３ビツトで切出された画像
（塗りつぶされた部分がパターン）に対してパタ
ーンが消去されると判定を行なうべきパターンで
あり、2⁹＝521通りの全てのパターンに対し各々
消去瞬間の判定処理を行なう。 上記１ビツトづつ縮小された画像を持つＮ個の
画像メモリ２各々に消去判定回路５を接続しＮ個
の画像のいずれかに消去瞬間パターン６−１〜６
−３が存在すれば、その画像メモリ２に接続され
た消去判定回路５により消去判定信号が出力され
次の縮小処理でパターンが消去されることを検出
できる。例えば、Ｘビツトの幅のパターンはＸ−
１ビツト縮小すれば消去瞬間パターン６となり、
第Ｘ画像メモリ２−Ｘに消去瞬間パターン６が記
憶され、第Ｘ画像メモリ２−Ｘに接続された消去
判定回路５により、消去瞬間を検出できる。 Ｘビツトの幅のパターンはＸビツト縮小すれば
消去されるため、被測定パターンが何ビツト縮小
されて消去したかを検出することでパターン幅が
わかるはずである。 すなわち、第Ｘ画像メモリ２−Ｘで切出された
３ビツト×３ビツトの画像がＸ回目の縮小処理で
消去されるならば、第Ｘ画像メモリ２−Ｘに記憶
されている画像が消去判定回路５により検出さ
れ、Ｘビツトのパターン幅であることが判定され
る。 以上、本発明によれば画像の実時間縮小処理結
果を利用するだけでパターン幅が正確に、かつ短
時間で測定され完全に自動化が出来ることからそ
の実用的価置は大である。

【図面の簡単な説明】

第１図は第Ｎ段までの画像メモリとパターン縮
小処理回路の構成を示すブロツク図、第２図〜第
３図は、画像縮小回路図。第４図は、画像消去瞬
間判定を示す回路のブロツク図。第５図は消去瞬
間パターン例である。 図中の符号、１……一次元光センサー、２−Ｘ
……第Ｘ画像メモリ、３ａ……パターン縮小処理
回路、３ｂ……斜めパターン補正縮小回路、４…
…画像の単位ビツト、５……消去判定回路、６…
…消去瞬間パターン例。

Claims (1)

1. 【特許請求の範囲】 １ 印刷配線板用フオトマスクパターンの二値化
   画像を実時間で第１画像メモリに記憶すると同時
   に、第１画像メモリの画像の一部を切出し、各ビ
   ツトの状態の組合せにより１ビツト縮小処理を行
   ない、結果を次段の画像メモリへ出力する一連の
   画像の記憶・切出し・縮小の処理を第Ｎ画像メモ
   リに記憶されるまでＮ回行ない、得られたＮ個の
   １ビツト毎に縮小された画像各々に対し、実時間
   で画像の一部を切出し、各ビツトの状態の組合せ
   でパターン消去判定を行ない、第Ｘ画像メモリよ
   り消去判定信号が出力された場合のパターン幅を
   Ｘビツトと判定することを特徴とするパターン幅
   の測定方式。 ２ 前記一連の縮小の処理方法として、水平・垂
   直パターンは縮小し、斜めパターンの縮小は行な
   わない縮小の処理と、水平・垂直・斜めパターン
   とを共に縮小する縮小の処理とを設け、Ｎビツト
   縮小する際にそれぞれ2N／７回と5N／７回行な
   うよう設定したことを特徴とする特許請求の範囲
   第１項記載のパターン幅測定方式。