JPH01164182A - 映像信号記憶装置 - Google Patents
映像信号記憶装置Info
- Publication number
- JPH01164182A JPH01164182A JP62321512A JP32151287A JPH01164182A JP H01164182 A JPH01164182 A JP H01164182A JP 62321512 A JP62321512 A JP 62321512A JP 32151287 A JP32151287 A JP 32151287A JP H01164182 A JPH01164182 A JP H01164182A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- period
- video signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、テレビジョン信号をデジタル処理するシス
テムに用いられる映像信号記憶装置に関する。
テムに用いられる映像信号記憶装置に関する。
（従来の技術）
近年、家庭用のビデオテープレコーダにおいても、映像
信号をデジタル処理し、各種の映出（スチル、画面合成
等）を行なう機能が付加されている。第３図は、従来の
映像信号記憶装置の構成例である。入力端子１ａ、ｌｂ
、ｌｃには、それぞれ輝度信号Ｙ１色差信号（Ｒ−Ｙ）
、色差信号（Ｂ−Ｙ）が供給される。各信号は、それぞ
れアナログデジタル変換器２ａ、２ｂ、２ｃにより量子
化され、対応するメモリ３ａ、３ｂ、３ｃに供給され記
憶される。各メモリ３ａ、３ｂ、３ｃの出力は、それぞ
れデジタルアナログ変換器４ａ。
信号をデジタル処理し、各種の映出（スチル、画面合成
等）を行なう機能が付加されている。第３図は、従来の
映像信号記憶装置の構成例である。入力端子１ａ、ｌｂ
、ｌｃには、それぞれ輝度信号Ｙ１色差信号（Ｒ−Ｙ）
、色差信号（Ｂ−Ｙ）が供給される。各信号は、それぞ
れアナログデジタル変換器２ａ、２ｂ、２ｃにより量子
化され、対応するメモリ３ａ、３ｂ、３ｃに供給され記
憶される。各メモリ３ａ、３ｂ、３ｃの出力は、それぞ
れデジタルアナログ変換器４ａ。
４ｂ、４ｃでアナログ信号に変換され、出力端子５ａ、
５ｂ、５ｃに導出される。
５ｂ、５ｃに導出される。
第４図は、例えば色差信号ＣＢ−Ｙ）の系列を更に詳し
く示している。
く示している。
端子ＩＣからの入力信号（Ｂ−Ｙ）は、クランプコンデ
ンサ６を介してアナログデジタル変換器２Ｃに供給され
る。スイッチ８は、ペデスタルレベル期間に端子７から
与えられるクランプパルス（ｂ５）によりオンし、ペデ
スタルレベルをクランプ電圧源９の電位に固定する。ア
ナログデジタル変換されたデジタル色差信号は、メモリ
３ｃに格納される。但し、メモリ３Ｃへの記憶データは
、映像信号のうち絵柄信号に対応するデータだけであり
、ブランキング期間のデータは取込まない。
ンサ６を介してアナログデジタル変換器２Ｃに供給され
る。スイッチ８は、ペデスタルレベル期間に端子７から
与えられるクランプパルス（ｂ５）によりオンし、ペデ
スタルレベルをクランプ電圧源９の電位に固定する。ア
ナログデジタル変換されたデジタル色差信号は、メモリ
３ｃに格納される。但し、メモリ３Ｃへの記憶データは
、映像信号のうち絵柄信号に対応するデータだけであり
、ブランキング期間のデータは取込まない。
これは、メモリ３Ｃの容量を低減するためである。
メモリ３Ｃから読み出されたデータは、デジタルアナロ
グ変換器４ｃでアナログ信号に変換される。
グ変換器４ｃでアナログ信号に変換される。
ここで、スイッチ１０は、デジタルアナログ変換器４ｃ
からの絵柄信号を選択し、ブランキング期間は、クラン
プ電圧源９からの固定の電圧を選択する。これによりペ
デスタル期間の信号（直流電位）の挿入が行われる。こ
のスイッチ１０の制御は、端子１１からのブランキング
パルス（ｃ５）により行われる。
からの絵柄信号を選択し、ブランキング期間は、クラン
プ電圧源９からの固定の電圧を選択する。これによりペ
デスタル期間の信号（直流電位）の挿入が行われる。こ
のスイッチ１０の制御は、端子１１からのブランキング
パルス（ｃ５）により行われる。
第５図は、上記の回路の各部の信号波形例を示している
。同図（ｄ５）は、出力端子５ｃに現れる映像信号であ
る。同図（ａ５）に示す映像信号において期間Ｂはブラ
ンキング期間、期間Ａは絵柄期間である。また、第５図
の各部に示す信号は、第４図に同一符号を示す部分に現
れる。
。同図（ｄ５）は、出力端子５ｃに現れる映像信号であ
る。同図（ａ５）に示す映像信号において期間Ｂはブラ
ンキング期間、期間Ａは絵柄期間である。また、第５図
の各部に示す信号は、第４図に同一符号を示す部分に現
れる。
（発明が解決しようとする問題点）
上記した従来の記憶装置によると、出力端子５ｃにおい
て、再生されたペデスタルレベルと、信号本来にあるべ
きであるペデスタルレベルとの差Ｅが生じる（第５図（
ｄ５）参照）。これは、ペデスタル情報と絵柄情報とが
全く異なる経路で伝送され、かつ絵柄情報は、アナログ
デジタル変換処理を受けるために量子化ステップによる
量子化誤差を含むようになるからである。これを解決す
るためには、ブランキング期間の信号もアナログデジタ
ル変換してメモリに記憶させ、読み出し時には、記憶さ
れているデータに基づいてペデスタルレベルを再生する
ことが考えられるが、このようにすると、メモリの容量
を非常に大きくしなければならず、またアナログデジタ
ル変換器のダイナミックレンジも大きなものが必要とな
り得策ではない。
て、再生されたペデスタルレベルと、信号本来にあるべ
きであるペデスタルレベルとの差Ｅが生じる（第５図（
ｄ５）参照）。これは、ペデスタル情報と絵柄情報とが
全く異なる経路で伝送され、かつ絵柄情報は、アナログ
デジタル変換処理を受けるために量子化ステップによる
量子化誤差を含むようになるからである。これを解決す
るためには、ブランキング期間の信号もアナログデジタ
ル変換してメモリに記憶させ、読み出し時には、記憶さ
れているデータに基づいてペデスタルレベルを再生する
ことが考えられるが、このようにすると、メモリの容量
を非常に大きくしなければならず、またアナログデジタ
ル変換器のダイナミックレンジも大きなものが必要とな
り得策ではない。
そこでこの発明は、最少限のメモリ容量の拡大で、正確
にペデスタルレベルを再現することができる映像信号記
憶装置を提供することを目的とする。
にペデスタルレベルを再現することができる映像信号記
憶装置を提供することを目的とする。
［発明の構成〕
（問題点を解決するための手段）
この発明は、映像信号のペデスタルレベルを一定電位に
クランプするクランプ手段を通過した映像信号をアナロ
グデジタル変換器で量子化し、このアナログデジタル変
換器の出力デジタル映像信号のブランキング期間の信号
のうちペデスタル部分の一部期間の信号と、該映像信号
の絵柄信号を記憶手段で記憶するようにし、この記憶手
段の出力をデジタルアナログ変換する。この場合、デジ
タルアナログ変換器の出力のうち、前記ペデスタル部分
の一部期間の信号を用いて直流電圧を再現してサンプル
ホールド手段により保持し、ブランキング期間には前記
サンプルホールド手段からの出力直流電圧を、絵柄期間
には前記デジタルアナログ変換変換器の出力を選択して
導出するように構成するものである。
クランプするクランプ手段を通過した映像信号をアナロ
グデジタル変換器で量子化し、このアナログデジタル変
換器の出力デジタル映像信号のブランキング期間の信号
のうちペデスタル部分の一部期間の信号と、該映像信号
の絵柄信号を記憶手段で記憶するようにし、この記憶手
段の出力をデジタルアナログ変換する。この場合、デジ
タルアナログ変換器の出力のうち、前記ペデスタル部分
の一部期間の信号を用いて直流電圧を再現してサンプル
ホールド手段により保持し、ブランキング期間には前記
サンプルホールド手段からの出力直流電圧を、絵柄期間
には前記デジタルアナログ変換変換器の出力を選択して
導出するように構成するものである。
（作用）
上記の手段により、一部のペデスタルクランプ期間のレ
ベル情報が記憶手段に保持され、読み出し時には上記ペ
デスタルクランプ期間の情報を用いて、ペデスタルレベ
ルを再現することができる。従って人力信号とそのペデ
スタルレベルの相対関係は、出力側で再現された信号に
おいても維持される。
ベル情報が記憶手段に保持され、読み出し時には上記ペ
デスタルクランプ期間の情報を用いて、ペデスタルレベ
ルを再現することができる。従って人力信号とそのペデ
スタルレベルの相対関係は、出力側で再現された信号に
おいても維持される。
（実施例）
以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、入力端子２１には
例えば色差信号（Ｂ−Ｙ） （ａ２）が供給される。
例えば色差信号（Ｂ−Ｙ） （ａ２）が供給される。
この信号は、クランプコンデンサ２２を介してアナログ
デジタル変換器２６に供給される。またアナログでデジ
タル変換器２６に入力する前にペデスタルレベルのクラ
ンプ処理が行われる。スイッチ２４は、端子２３に供給
されるクランプパルス（ｂ２）により制御されるもので
、ペデスタル期間にオンされ、ペデスタルレベルをクラ
ンプ電圧源２５からの固定電位にクランプする。
デジタル変換器２６に供給される。またアナログでデジ
タル変換器２６に入力する前にペデスタルレベルのクラ
ンプ処理が行われる。スイッチ２４は、端子２３に供給
されるクランプパルス（ｂ２）により制御されるもので
、ペデスタル期間にオンされ、ペデスタルレベルをクラ
ンプ電圧源２５からの固定電位にクランプする。
アナログデジタル変換されたデジタル色差信号信号は、
メモリ２７に供給される。
メモリ２７に供給される。
ここで、本実施例では、第２図の（ｃ２）に示すように
、水平ブランキング期間を除く絵柄期間のデータが記憶
されるとともに、ペデスタル期間の一部ペデスタル情報
も記憶される。メモリ２７からの出力データは、デジタ
ルアナログ変換器２８でアナログ信号に変換され、ブラ
ンキングレベルを挿入するためのスイッチ２９の一方の
入力端子に供給される。更にデジタルアナログ変換器２
８の出力信号は、ペデスタルレベルを再現するサンプル
ホールド回路３３に供給される。サンプルホールド回路
３３は、端子３２から与えられるサンプリングパルスに
応答して、ペデスタル期間のペデスタル情報により得ら
れた電圧をコンデンサ３５に保持する。ここにホールド
された電圧は、増幅器３６を介して先のスイッチ２９の
他方の入力端子に供給される。スイッチ２９は、端子３
１から供給されるブランキングパルスに応答し、ブラン
キング期間は、先のサンプルホールド回路３３の出力直
流電圧を選択して導出し、絵柄期間は、デジタルアナロ
グ変換器２８からの出力を選択して導出する。これによ
り、出力端子３０に現れる色差信号は、ブランキング期
間の直流レベルが挿入されたものとなる。
、水平ブランキング期間を除く絵柄期間のデータが記憶
されるとともに、ペデスタル期間の一部ペデスタル情報
も記憶される。メモリ２７からの出力データは、デジタ
ルアナログ変換器２８でアナログ信号に変換され、ブラ
ンキングレベルを挿入するためのスイッチ２９の一方の
入力端子に供給される。更にデジタルアナログ変換器２
８の出力信号は、ペデスタルレベルを再現するサンプル
ホールド回路３３に供給される。サンプルホールド回路
３３は、端子３２から与えられるサンプリングパルスに
応答して、ペデスタル期間のペデスタル情報により得ら
れた電圧をコンデンサ３５に保持する。ここにホールド
された電圧は、増幅器３６を介して先のスイッチ２９の
他方の入力端子に供給される。スイッチ２９は、端子３
１から供給されるブランキングパルスに応答し、ブラン
キング期間は、先のサンプルホールド回路３３の出力直
流電圧を選択して導出し、絵柄期間は、デジタルアナロ
グ変換器２８からの出力を選択して導出する。これによ
り、出力端子３０に現れる色差信号は、ブランキング期
間の直流レベルが挿入されたものとなる。
本実施例では、ペデスタルクランプ期間のペデスタルレ
ベルの情報も量子化されてメモリ２７に記憶される。こ
のために、入力側におけるペデスタルレベルと絵柄信号
の相対的な関係は、出力側の絵柄信号とペデスタルレベ
ルの相対的な関係と同一であり、従来の如く絵柄信号だ
けを量子化して記憶し、再生する回路に比べて直流再生
機能がすぐれている。またこのようにしたからと行って
、ブランキング期間の信号の全てを記憶するのではない
ので、メモリの記憶容量を大規模に大きくする必要はな
く最少限の増大でよい。
ベルの情報も量子化されてメモリ２７に記憶される。こ
のために、入力側におけるペデスタルレベルと絵柄信号
の相対的な関係は、出力側の絵柄信号とペデスタルレベ
ルの相対的な関係と同一であり、従来の如く絵柄信号だ
けを量子化して記憶し、再生する回路に比べて直流再生
機能がすぐれている。またこのようにしたからと行って
、ブランキング期間の信号の全てを記憶するのではない
ので、メモリの記憶容量を大規模に大きくする必要はな
く最少限の増大でよい。
なお上記の実施例では、第２図に示すように垂直ブラン
キング期間のペデスタルレベルを記憶。
キング期間のペデスタルレベルを記憶。
再生に利用するように説明したが、これに限らず、任意
の水平ブランキング期間のペデスタルレベルを利用して
も良い。また、色差信号信号ＣＢ−Ｙ）の信号処理系に
ついて説明したが他の信号についても同様な手段で同様
な効果を得ることができる。
の水平ブランキング期間のペデスタルレベルを利用して
も良い。また、色差信号信号ＣＢ−Ｙ）の信号処理系に
ついて説明したが他の信号についても同様な手段で同様
な効果を得ることができる。
さらにこの回路を実施する場合、サンプリング等の各タ
インミングパルスは、メモリ制御回路（図示せず）のク
ロックを利用して容易に作ることができる。メモリに対
しては、ペデスタルレベル情報を記憶するための領域を
設ける必要があるが、追加する記憶情報量は少ないため
に今まで使用されていなかった空領域を利用することに
より充分対処できる。
インミングパルスは、メモリ制御回路（図示せず）のク
ロックを利用して容易に作ることができる。メモリに対
しては、ペデスタルレベル情報を記憶するための領域を
設ける必要があるが、追加する記憶情報量は少ないため
に今まで使用されていなかった空領域を利用することに
より充分対処できる。
［発明の効果］
以上説明したようにこの発明は、最少限のメモリ容量の
拡大で、正確にペデスタルレベルを再現することができ
る映像信号記憶装置を提供できる。
拡大で、正確にペデスタルレベルを再現することができ
る映像信号記憶装置を提供できる。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の回路の動作を説明するために示したタイミン
グチャート、第３図は従来の映像信号記憶装置の概要を
説明するために示したブロック−図、第４図は従来の映
像信号記憶装置の具体例を示すブロック図、第５図は第
４図の回路の動作を説明するために示した信号波形図で
ある。 ２２・・・クランプコンデンサ、２４．．２９゜３４・
・・スイッチ、２５・・・クランプ電圧源、２６・・・
アナログデジタル変換器、２７・・・メモリ、２８・・
・デジタルアナログ変換器、３３・・・サンプルホール
ド回路。 出願人代理人 弁理士 鈴江武彦
は第１図の回路の動作を説明するために示したタイミン
グチャート、第３図は従来の映像信号記憶装置の概要を
説明するために示したブロック−図、第４図は従来の映
像信号記憶装置の具体例を示すブロック図、第５図は第
４図の回路の動作を説明するために示した信号波形図で
ある。 ２２・・・クランプコンデンサ、２４．．２９゜３４・
・・スイッチ、２５・・・クランプ電圧源、２６・・・
アナログデジタル変換器、２７・・・メモリ、２８・・
・デジタルアナログ変換器、３３・・・サンプルホール
ド回路。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 映像信号のペデスタルレベルを一定電位にクランプする
クランプ手段と、 このクランプ手段を通過した映像信号が供給され、該映
像信号を量子化するアナログデジタル変換器と、 このアナログデジタル変換器の出力デジタル映像信号が
供給され、該映像信号のブランキング期間の信号のうち
ペデスタル部分の一部期間の信号と、該映像信号の絵柄
信号を記憶する記憶手段と、この記憶手段の出力が供給
され、デジタルアナログ変換を行なうデジタルアナログ
変換器と、このデジタルアナログ変換器の出力が供給さ
れ、前記ペデスタル部分の一部期間の信号を用いて直流
電圧を再現して保持するサンプルホールド手段と、 ブランキング期間には前記サンプルホールド手段からの
出力直流電圧を、絵柄信号期間には前記デジタルアナロ
グ変換変換器の出力を選択して導出するスイッチ手段と
を具備したことを特徴とする映像信号記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321512A JPH01164182A (ja) | 1987-12-21 | 1987-12-21 | 映像信号記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321512A JPH01164182A (ja) | 1987-12-21 | 1987-12-21 | 映像信号記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01164182A true JPH01164182A (ja) | 1989-06-28 |
Family
ID=18133394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321512A Pending JPH01164182A (ja) | 1987-12-21 | 1987-12-21 | 映像信号記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01164182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0211077A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 静止画再生回路 |
-
1987
- 1987-12-21 JP JP62321512A patent/JPH01164182A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0211077A (ja) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | 静止画再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6258196B2 (ja) | ||
| US5452022A (en) | Image signal storage device for a still video apparatus | |
| US4766485A (en) | Color-difference line-sequence signal processing apparatus | |
| JPH01164182A (ja) | 映像信号記憶装置 | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| CA1141022A (en) | Time base compensator | |
| EP0414556B1 (en) | Compensating circuit for compensating distortion of video signal by detecting distortion of ramp signal in video signal | |
| JP3298105B2 (ja) | クランプ回路 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPS62206974A (ja) | 画像信号のデジタル記録再生装置 | |
| JPS62176380A (ja) | カラ−画像デイジタル記録再生装置 | |
| JP2520605B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2520606B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPH01158878A (ja) | 画像読取装置 | |
| SU1688448A1 (ru) | Устройство коррекции видеосигнала | |
| JPH01208081A (ja) | 複数画面表示処理装置 | |
| JPH04180389A (ja) | 時間軸補正装置 | |
| JP2531918Y2 (ja) | ビデオ信号処理回路 | |
| JPH02119468A (ja) | 映像信号記録回路 | |
| JPS59193619A (ja) | 画像処理回路 | |
| JPS6354886A (ja) | 画像信号デイジタル記録再生装置 | |
| JPS63262977A (ja) | 映像信号のデジタル処理回路 | |
| JPH04170291A (ja) | 信号処理装置 | |
| JPH0376472A (ja) | クランプ電位補正回路 |