JPH0646287A - 映像信号フィードバッククランプ回路 - Google Patents
映像信号フィードバッククランプ回路Info
- Publication number
- JPH0646287A JPH0646287A JP4198117A JP19811792A JPH0646287A JP H0646287 A JPH0646287 A JP H0646287A JP 4198117 A JP4198117 A JP 4198117A JP 19811792 A JP19811792 A JP 19811792A JP H0646287 A JPH0646287 A JP H0646287A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- correction potential
- converter
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 直流成分をもたない映像信号に正確な常に一
定の直流成分を与える映像信号クランプ回路を可能にす
る。 【構成】 ＡＤ変換されたデジタル映像信号のペデスタ
ルレベルと規定のペデスタルレベルの誤差を減算回路１
２で検出し、求めた誤差と所定期間前の補正電位との加
算を加算回路１３で行い新たな補正電位を求め、求めた
新たな補正電位をＤＡ変換器１６にてアナログ値に変換
し、差動増幅器９にてアナログの入力映像信号を求めた
新たな補正電位で補正をする。これにより、ＡＤ変換器
１０、差動増幅器９の特性のバラツキを補正して正確な
クランプ電圧が得られる。
定の直流成分を与える映像信号クランプ回路を可能にす
る。 【構成】 ＡＤ変換されたデジタル映像信号のペデスタ
ルレベルと規定のペデスタルレベルの誤差を減算回路１
２で検出し、求めた誤差と所定期間前の補正電位との加
算を加算回路１３で行い新たな補正電位を求め、求めた
新たな補正電位をＤＡ変換器１６にてアナログ値に変換
し、差動増幅器９にてアナログの入力映像信号を求めた
新たな補正電位で補正をする。これにより、ＡＤ変換器
１０、差動増幅器９の特性のバラツキを補正して正確な
クランプ電圧が得られる。
Description
【０００１】
【産業上の利用分野】本発明は映像機器において、直流
成分を持たない映像信号に一定の直流成分を与える映像
信号クランプ回路に関するものである。
成分を持たない映像信号に一定の直流成分を与える映像
信号クランプ回路に関するものである。
【０００２】
【従来の技術】近年、映像機器において、映像信号をデ
ジタル化してデジタル信号として取り扱う機会が増加し
てきている。映像信号をデジタル化して記録、伝送する
場合、直流成分を持たない映像信号から誤差の少ない正
確な直流成分を再生する必要がある。
ジタル化してデジタル信号として取り扱う機会が増加し
てきている。映像信号をデジタル化して記録、伝送する
場合、直流成分を持たない映像信号から誤差の少ない正
確な直流成分を再生する必要がある。
【０００３】以下、図を参照しながら従来の映像信号ク
ランプ回路について説明する。図３は、従来の映像信号
クランプ回路の一例のブロック図であり、図４は、その
動作を示す信号波形図である。図３に示すよう構成要素
として１は増幅器、２はクランプパルス発生回路、３は
コンデンサ、４は抵抗、５はスイッチ、６は増幅器、７
はＡＤ変換器、８は基準電位発生回路である。
ランプ回路について説明する。図３は、従来の映像信号
クランプ回路の一例のブロック図であり、図４は、その
動作を示す信号波形図である。図３に示すよう構成要素
として１は増幅器、２はクランプパルス発生回路、３は
コンデンサ、４は抵抗、５はスイッチ、６は増幅器、７
はＡＤ変換器、８は基準電位発生回路である。
【０００４】まず入力された直流成分を持たない映像信
号は増幅器１によって増幅される。増幅された前記直流
成分を持たない映像信号は、クランプパルス発生回路２
とコンデンサ３の二方に入力される。前記直流成分を持
たない映像信号がクランプパルス発生回路２に入力され
るとクランプパルス発生回路２からクランプパルス（図
４（ａ）の信号Ａ）が発生される。クランプパルスが発
生されると図４（ａ）の信号Ａに示すクランプパルス期
間中だけスイッチ５が閉じられる。スイッチ５が閉じら
れると基準電位発生回路８の電位により抵抗４を通して
コンデンサ３が充電され、図３のＰ点の電位は基準電位
に固定され、直流成分を持たない映像信号の直流成分は
固定される。次に直流成分を固定された映像信号は、増
幅器６で増幅され、ＡＤ変換器７に入力されデジタル化
され出力される。
号は増幅器１によって増幅される。増幅された前記直流
成分を持たない映像信号は、クランプパルス発生回路２
とコンデンサ３の二方に入力される。前記直流成分を持
たない映像信号がクランプパルス発生回路２に入力され
るとクランプパルス発生回路２からクランプパルス（図
４（ａ）の信号Ａ）が発生される。クランプパルスが発
生されると図４（ａ）の信号Ａに示すクランプパルス期
間中だけスイッチ５が閉じられる。スイッチ５が閉じら
れると基準電位発生回路８の電位により抵抗４を通して
コンデンサ３が充電され、図３のＰ点の電位は基準電位
に固定され、直流成分を持たない映像信号の直流成分は
固定される。次に直流成分を固定された映像信号は、増
幅器６で増幅され、ＡＤ変換器７に入力されデジタル化
され出力される。
【０００５】
【発明が解決しようとする課題】しかし上記の構成で
は、スイッチ５が閉じられコンデンサ３が充電される
際、コンデンサ３の充電電流は抵抗４とコンデンサ３に
よる時定数を持つため、コンデンサ３は、クランプパル
ス期間中に十分に充電しきれず、図３Ｐ点の電位が変化
し、基準電位からの誤差が生じ、本来固定すべき値との
誤差が生じる。（図４（ｂ）の信号Ｂに示す誤差）ま
た、増幅器６、ＡＤ変換器７の特性のバラツキや経時変
化が生じた場合にも同様の誤差が生じる。
は、スイッチ５が閉じられコンデンサ３が充電される
際、コンデンサ３の充電電流は抵抗４とコンデンサ３に
よる時定数を持つため、コンデンサ３は、クランプパル
ス期間中に十分に充電しきれず、図３Ｐ点の電位が変化
し、基準電位からの誤差が生じ、本来固定すべき値との
誤差が生じる。（図４（ｂ）の信号Ｂに示す誤差）ま
た、増幅器６、ＡＤ変換器７の特性のバラツキや経時変
化が生じた場合にも同様の誤差が生じる。
【０００６】以上のように、従来の映像信号クランプ回
路では、誤差の少ない精度の高い直流成分の再生ができ
ないという課題を有していた。本発明では、上記の課題
を鑑みてなされたもので、直流成分を持たない映像信号
から誤差の少ない精度の高い直流成分を持つ映像信号を
再生することのできる映像信号フィードバッククランプ
回路を提供するものである。
路では、誤差の少ない精度の高い直流成分の再生ができ
ないという課題を有していた。本発明では、上記の課題
を鑑みてなされたもので、直流成分を持たない映像信号
から誤差の少ない精度の高い直流成分を持つ映像信号を
再生することのできる映像信号フィードバッククランプ
回路を提供するものである。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の映像信号フィードバッククランプ回路で
は、入力されてきた映像信号を補正電位にクランプする
差動増幅器と、クランプされた映像信号をデジタル化す
るＡＤ変換器と、クランプされた映像信号からペデスタ
ルレベルを抽出し、規定のペデスタルレベルとの誤差を
検出する減算回路と、検出された誤差と補正電位との加
算を行い補正電位を書き換える加算回路と、書き換えら
れた新たな補正電位をアナログ化するＤＡ変換器からな
り、書き換えられた新たな補正電位を前記差動増幅器に
フィードバックさせることを特徴とするものである。
めに本発明の映像信号フィードバッククランプ回路で
は、入力されてきた映像信号を補正電位にクランプする
差動増幅器と、クランプされた映像信号をデジタル化す
るＡＤ変換器と、クランプされた映像信号からペデスタ
ルレベルを抽出し、規定のペデスタルレベルとの誤差を
検出する減算回路と、検出された誤差と補正電位との加
算を行い補正電位を書き換える加算回路と、書き換えら
れた新たな補正電位をアナログ化するＤＡ変換器からな
り、書き換えられた新たな補正電位を前記差動増幅器に
フィードバックさせることを特徴とするものである。
【０００８】
【作用】上記構成の映像信号フィードバッククランプ回
路は、まず入力されてきた映像信号の水平ブランキング
期間中に、入力されてきた映像信号から１水平ライン前
の補正電位を減算し、１水平ライン前の補正電位にクラ
ンプし、クランプされた映像信号をＡＤ変換器でデジタ
ル化し、前記ＡＤ変換器の出力信号からペデスタルレベ
ルを抽出し、規定のペデスタルレベルとの誤差を求め
る。求めた誤差と前記１水平ライン前の補正電位との加
算を行い現在の補正電位を求め、求めた現在の補正電位
をＤＡ変換器によりアナログ化し、入力されてきた映像
信号の映像信号期間中、映像信号から現在の補正電位を
減算し、直流成分を持つ映像信号を再生するものであ
る。これにより、設定値との誤差を常に補正し、新しい
補正電位を現在の補正電位とするので、特性のバラツキ
に影響されずに安定して正確な直流成分の再生が可能と
なる。
路は、まず入力されてきた映像信号の水平ブランキング
期間中に、入力されてきた映像信号から１水平ライン前
の補正電位を減算し、１水平ライン前の補正電位にクラ
ンプし、クランプされた映像信号をＡＤ変換器でデジタ
ル化し、前記ＡＤ変換器の出力信号からペデスタルレベ
ルを抽出し、規定のペデスタルレベルとの誤差を求め
る。求めた誤差と前記１水平ライン前の補正電位との加
算を行い現在の補正電位を求め、求めた現在の補正電位
をＤＡ変換器によりアナログ化し、入力されてきた映像
信号の映像信号期間中、映像信号から現在の補正電位を
減算し、直流成分を持つ映像信号を再生するものであ
る。これにより、設定値との誤差を常に補正し、新しい
補正電位を現在の補正電位とするので、特性のバラツキ
に影響されずに安定して正確な直流成分の再生が可能と
なる。
【０００９】
【実施例】以下、本発明の実施例について詳細に述べ
る。図１は、本発明の実施例においてのブッロク図を示
すものである。図２は、本発明の実施例においての動作
を示す信号波形図である。図１に示すように構成要素と
して９は差動増幅器、１０はＡＤ変換器、１１は第１の
レジスタ、１２は減算回路、１３は加算回路、１４は第
２のレジスタ、１５はタイミング発生回路、１６はＤＡ
変換器である。
る。図１は、本発明の実施例においてのブッロク図を示
すものである。図２は、本発明の実施例においての動作
を示す信号波形図である。図１に示すように構成要素と
して９は差動増幅器、１０はＡＤ変換器、１１は第１の
レジスタ、１２は減算回路、１３は加算回路、１４は第
２のレジスタ、１５はタイミング発生回路、１６はＤＡ
変換器である。
【００１０】以上のように構成された映像信号フィード
バッククランプ回路について、その動作を説明する。入
力される映像信号は直流成分を持たない。まず、入力さ
れる直流成分を持たない映像信号は差動増幅器９に入力
される。この差動増幅器９において入力される直流成分
を持たない映像信号は、ＤＡ変換器１６から出力される
信号（すなわち補正電位）にクランプされ出力される。
バッククランプ回路について、その動作を説明する。入
力される映像信号は直流成分を持たない。まず、入力さ
れる直流成分を持たない映像信号は差動増幅器９に入力
される。この差動増幅器９において入力される直流成分
を持たない映像信号は、ＤＡ変換器１６から出力される
信号（すなわち補正電位）にクランプされ出力される。
【００１１】このクランプされた映像信号はＡＤ変換器
１０に入力されてデジタル化されて二方に出力される。
一方はそのまま出力され、もう一方は第１のレジスタ１
１に入力される。第１のレジスタ１１にクランプされた
映像信号が入力されると、この入力された映像信号のペ
デスタルのタイミングに対応したクランプタイミング信
号（タイミング発生回路１５から第１のレジスタ１１に
入力される信号であり図２（ｂ）の信号Ｂ）により、入
力された映像信号のペデスタルレベルが抽出され、保持
されて出力される。
１０に入力されてデジタル化されて二方に出力される。
一方はそのまま出力され、もう一方は第１のレジスタ１
１に入力される。第１のレジスタ１１にクランプされた
映像信号が入力されると、この入力された映像信号のペ
デスタルのタイミングに対応したクランプタイミング信
号（タイミング発生回路１５から第１のレジスタ１１に
入力される信号であり図２（ｂ）の信号Ｂ）により、入
力された映像信号のペデスタルレベルが抽出され、保持
されて出力される。
【００１２】つぎに、出力されたペデスタルレベルは減
算回路１２に入力され、ペデスタルレベルから規定のペ
デスタルレベルが減算される。この減算回路１２の減算
結果は、入力された映像信号のペデスタルレベルの規定
のペデスタルレベル（図１の設定値）との誤差データと
なる。 次にこの誤差データは加算回路１３に入力さ
れ、差動増幅器９に入力される補正電位に加算され、新
たな補正電位が出力される。この時、加算回路１３から
出力される出力がオバーフローした場合には最大値が、
負の場合にはゼロの値が出力されるようにする。
算回路１２に入力され、ペデスタルレベルから規定のペ
デスタルレベルが減算される。この減算回路１２の減算
結果は、入力された映像信号のペデスタルレベルの規定
のペデスタルレベル（図１の設定値）との誤差データと
なる。 次にこの誤差データは加算回路１３に入力さ
れ、差動増幅器９に入力される補正電位に加算され、新
たな補正電位が出力される。この時、加算回路１３から
出力される出力がオバーフローした場合には最大値が、
負の場合にはゼロの値が出力されるようにする。
【００１３】この加算回路１３から出力された新たな補
正電位は、第２のレジスタ１４に入力され、前記クラン
プタイミング信号（図２（ｂ）の信号Ｂ）よりも遅れ
て、且つ水平ブランキング期間中に一度のタイミングで
発生されるセット信号（タイミイング発生回路１５から
第２のレジスタ１４に入力される信号であり図２（ｃ）
の信号Ｃ）によって書き換えられ１水平期間中保持され
る。即ち、第２のレジスタ１４から出力される補正電位
は、前記クランプタイミング信号が発生する度に書き換
えられるようにする。第２のレジスタ１４から出力され
た前記新たな補正電位は、ＤＡ変換器１６によってアナ
ログ化され、差動増幅器９に入力され、入力された直流
成分を持たない映像信号は、新たな補正電位にクランプ
される。
正電位は、第２のレジスタ１４に入力され、前記クラン
プタイミング信号（図２（ｂ）の信号Ｂ）よりも遅れ
て、且つ水平ブランキング期間中に一度のタイミングで
発生されるセット信号（タイミイング発生回路１５から
第２のレジスタ１４に入力される信号であり図２（ｃ）
の信号Ｃ）によって書き換えられ１水平期間中保持され
る。即ち、第２のレジスタ１４から出力される補正電位
は、前記クランプタイミング信号が発生する度に書き換
えられるようにする。第２のレジスタ１４から出力され
た前記新たな補正電位は、ＤＡ変換器１６によってアナ
ログ化され、差動増幅器９に入力され、入力された直流
成分を持たない映像信号は、新たな補正電位にクランプ
される。
【００１４】
【発明の効果】以上の説明から明らかなように本発明の
映像信号フィードバッククランプ回路は、クランプされ
た映像信号の直流成分と設定値との誤差を検出し、検出
した誤差を所定期間前の補正電位に加算し新たな補正電
位を求め、求めた新たな補正電位を減算することによ
り、誤差の少ない正確な直流成分をもった映像信号をＡ
Ｄ変換器自体の精度（ビット数）を高めることもなく再
生することができる。また、ＡＤ変換器や増幅器の特性
のバラツキや経時変化があった場合においても、精度が
高く誤差が少なく常に一定な直流成分をもった映像信号
を再生することができる。
映像信号フィードバッククランプ回路は、クランプされ
た映像信号の直流成分と設定値との誤差を検出し、検出
した誤差を所定期間前の補正電位に加算し新たな補正電
位を求め、求めた新たな補正電位を減算することによ
り、誤差の少ない正確な直流成分をもった映像信号をＡ
Ｄ変換器自体の精度（ビット数）を高めることもなく再
生することができる。また、ＡＤ変換器や増幅器の特性
のバラツキや経時変化があった場合においても、精度が
高く誤差が少なく常に一定な直流成分をもった映像信号
を再生することができる。
【図１】本発明の映像信号フィードバッククランプ回路
の実施例の構成を示すブロック図
の実施例の構成を示すブロック図
【図２】（ａ）（ｂ）（ｃ）は同実施例の動作を示す信
号波形図
号波形図
【図３】従来例における映像信号クランプ回路のブロッ
ク図
ク図
【図４】（ａ）（ｂ）は従来例における映像信号クラン
プ回路の信号波形図
プ回路の信号波形図
９ 差動増幅器 １０ ＡＤ変換器 １１ 第１のレジスタ １２ 減算回路 １３ 加算回路 １４ 第２のレジスタ １５ タイミング発生回路 １６ ＤＡ変換器
Claims (1)
- 【請求項１】アナログ入力映像信号から補正電位を減算
する差動増幅器と、前記差動増幅器の出力信号を受けデ
ジタル化するＡＤ変換器と、前記ＡＤ変換器から出力さ
れたデジタル映像信号からペデスタルに対応するタイミ
ングの映像信号を抽出し保持する第１のレジスタと、前
記第１のレジスタによって保持された値から規定のペデ
スタルレベル値を減算し誤差を検出する減算回路と、前
記減算回路から出力された誤差値と、前記補正電位とを
加算し新たな補正電位を出力する加算回路と、前記新た
な補正電位を保持する第２のレジスタと、前記第２のレ
ジスタから出力された前記新たな補正電位をアナログ化
するＤＡ変換器とを具備し、前記差動増幅器が、アナロ
グ化された前記新たな補正電位を前記補正電位として前
記アナログ入力映像信号から減算するようにした映像信
号フィードバッククランプ回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198117A JPH0646287A (ja) | 1992-07-24 | 1992-07-24 | 映像信号フィードバッククランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198117A JPH0646287A (ja) | 1992-07-24 | 1992-07-24 | 映像信号フィードバッククランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0646287A true JPH0646287A (ja) | 1994-02-18 |
Family
ID=16385750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198117A Pending JPH0646287A (ja) | 1992-07-24 | 1992-07-24 | 映像信号フィードバッククランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646287A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708482A (en) * | 1994-09-08 | 1998-01-13 | Asahi Kogaku Kogyo Kabushiki Kaisha | Image-signal clamping circuit for electronic endoscope |
| JP2005304682A (ja) * | 2004-04-20 | 2005-11-04 | Pentax Corp | 電子内視鏡 |
| WO2008129885A1 (ja) * | 2007-04-13 | 2008-10-30 | Panasonic Corporation | 出力制御回路、および撮像装置 |
| US7728888B2 (en) | 2004-11-12 | 2010-06-01 | Olympus Corporation | Clamping circuit and digital camera system having the clamping circuit |
-
1992
- 1992-07-24 JP JP4198117A patent/JPH0646287A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708482A (en) * | 1994-09-08 | 1998-01-13 | Asahi Kogaku Kogyo Kabushiki Kaisha | Image-signal clamping circuit for electronic endoscope |
| JP2005304682A (ja) * | 2004-04-20 | 2005-11-04 | Pentax Corp | 電子内視鏡 |
| US7728888B2 (en) | 2004-11-12 | 2010-06-01 | Olympus Corporation | Clamping circuit and digital camera system having the clamping circuit |
| WO2008129885A1 (ja) * | 2007-04-13 | 2008-10-30 | Panasonic Corporation | 出力制御回路、および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341218A (en) | Video signals clamping circuit for maintaining DC level of video signals | |
| JP4454750B2 (ja) | イメージセンサ用のフロントエンド信号処理の方法および装置 | |
| US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
| US4410876A (en) | D.C. Stabilized analog-to-digital converter | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JP2522551B2 (ja) | 映像信号の歪補正装置 | |
| JP2988039B2 (ja) | 周波数／周期測定装置 | |
| JP3305668B2 (ja) | 直流成分再生装置 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPH0249075B2 (ja) | ||
| JP2520162B2 (ja) | 相関２重サンプリング回路 | |
| JPH0239914B2 (ja) | ||
| JPS61208385A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH0419880Y2 (ja) | ||
| JPH0566235A (ja) | ピークホールド回路、ピーク検波回路及びピーク位置検出回路 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| JPS5941975A (ja) | クランプ回路 | |
| JPS58210761A (ja) | クランプ回路 | |
| JP3179395B2 (ja) | 映像信号処理装置 | |
| JPH0644711B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPS5933930A (ja) | Ａ／ｄ変換のための基準電圧発生回路 | |
| JPH0376472A (ja) | クランプ電位補正回路 | |
| JPS61173591A (ja) | Ｄｃレベル再生方式 | |
| JP3142357B2 (ja) | 信号処理装置 |