JPH01165148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01165148A JPH01165148A JP62324770A JP32477087A JPH01165148A JP H01165148 A JPH01165148 A JP H01165148A JP 62324770 A JP62324770 A JP 62324770A JP 32477087 A JP32477087 A JP 32477087A JP H01165148 A JPH01165148 A JP H01165148A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal film
- semiconductor device
- main surface
- bottom plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Photoreceptors In Electrophotography (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明は半導体装置に関し、特に高周波用半導体装置
に使用されるパッケージに関するものである。 〔従来の技術〕 第２図（ａ）〜（ｃ）は、従来の高周波半導体装置の平
面図、正面図および側面図である。この図において、（
１）はセラミックの底板、（２）は底板（１）の上面の
周縁部に設けられたセラミックの側壁、（３ａ）は相対
する側壁の外側および上端部にメタライズにより設けら
れた金属膜、（３ｂ〕は底板（１）の上面主面。 側面、下部主面に連続してメタライズにより設けられた
接地用配線である。金属膜（３ａ」および接地用配線（
３ｂ］は例えばタングステンなどの材料にニッケル、金
メツキを施した金属膜である。（４）は金属膜（３ａ）
および接地用配線（３ｂ］の設けられた側面と直交する
側の底板（１）の上面、下面、側面にメタライズにより
形成された入出力用配線である。入出力配線（４）はメ
タライズ膜Ｌ３ａ）、（３ｂ）と同じ材料で形成される
。（５）は金属膜（３ａ〕と同材料で、それに連通して
側壁（２）の上面に設けられた蓋シール用金属膜、（６
）は接地用配線（３ｂ］の底部にろう付けされた接地用
リード端子、（７）は入出力配線（４）の底部にろう付
けされた入出力用リード端子である。リード端子（６）
、 （７）は金属例えばコバールなどの材料が使用さ
れる。（８）は半導体素子で例えばガリウムヒ素電界効
果トランジスタｃ以下ＧａＡｓ ＦＥＴと称する。】が
使用され、（９）はＧａＡｓＦＥＴ （”と配線（３ｂ
） 、 （４）を接続する金属細線である。斡は側壁（
２）の上面上に金属（５）を介してろう付けされる蓋で
ある。 従来の半導体装置は、底板（１）の上部主面２側面・下
部主面にメタライズにより設けられた配線（３ｂ）。 （４）の部分に使用されている配線のインダクタンス成
分と接地用リード端子（６）または入出力用リード端子
（７）とアースとの容量によって共振する。 〔発明が解決しようとする問題点〕 従来の半導体装置は、周波数が高くなった場合に配線（
３ｂ） 、 （４）のインダクタンス成分の作用による
共振のために使用可能な周波数はその共振周波数以下と
なり、より高周波化する場合に問題になってくる。 この発明は上記のような問題点を解決するためになされ
たもので、配線（３ｂ） 、 （４１のインダクタンス
成分を低減することにより、その共振周波゛数を高め使
用可能な周波数を高めることを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体装置は、半導体素子がその第一の
主面に載置された絶縁基板と前記半導体素子に接続され
前記絶縁基板の第一の主面に形成された配線とこの配線
に接続された外部導出導体とを設けたものである。 〔作用〕 この発明によれば、絶縁基板の第一の主面に形成した配
線に外部導出導体を接続することにより、インダクタン
スを低減することができる。 〔発明の実施例〕 以下、この発明の一実施例を図に従って説明する。第１
図（ａ）〜（Ｃ）は、この発明の一実施例による高周波
半導体装置の平面図、正面図、側面図である。この図に
おいて、（１）はセラミックの底板、（２）は底板（１
）の上面周縁部に設けられたセラミックの側壁、（３ｃ
）は相対する側壁の外側、下面、上面にメタライズによ
り設けられた金属膜、（３ｄ）は底板（１）の上部主面
に設けられた接地用配線である。金属膜
に使用されるパッケージに関するものである。 〔従来の技術〕 第２図（ａ）〜（ｃ）は、従来の高周波半導体装置の平
面図、正面図および側面図である。この図において、（
１）はセラミックの底板、（２）は底板（１）の上面の
周縁部に設けられたセラミックの側壁、（３ａ）は相対
する側壁の外側および上端部にメタライズにより設けら
れた金属膜、（３ｂ〕は底板（１）の上面主面。 側面、下部主面に連続してメタライズにより設けられた
接地用配線である。金属膜（３ａ」および接地用配線（
３ｂ］は例えばタングステンなどの材料にニッケル、金
メツキを施した金属膜である。（４）は金属膜（３ａ）
および接地用配線（３ｂ］の設けられた側面と直交する
側の底板（１）の上面、下面、側面にメタライズにより
形成された入出力用配線である。入出力配線（４）はメ
タライズ膜Ｌ３ａ）、（３ｂ）と同じ材料で形成される
。（５）は金属膜（３ａ〕と同材料で、それに連通して
側壁（２）の上面に設けられた蓋シール用金属膜、（６
）は接地用配線（３ｂ］の底部にろう付けされた接地用
リード端子、（７）は入出力配線（４）の底部にろう付
けされた入出力用リード端子である。リード端子（６）
、 （７）は金属例えばコバールなどの材料が使用さ
れる。（８）は半導体素子で例えばガリウムヒ素電界効
果トランジスタｃ以下ＧａＡｓ ＦＥＴと称する。】が
使用され、（９）はＧａＡｓＦＥＴ （”と配線（３ｂ
） 、 （４）を接続する金属細線である。斡は側壁（
２）の上面上に金属（５）を介してろう付けされる蓋で
ある。 従来の半導体装置は、底板（１）の上部主面２側面・下
部主面にメタライズにより設けられた配線（３ｂ）。 （４）の部分に使用されている配線のインダクタンス成
分と接地用リード端子（６）または入出力用リード端子
（７）とアースとの容量によって共振する。 〔発明が解決しようとする問題点〕 従来の半導体装置は、周波数が高くなった場合に配線（
３ｂ） 、 （４）のインダクタンス成分の作用による
共振のために使用可能な周波数はその共振周波数以下と
なり、より高周波化する場合に問題になってくる。 この発明は上記のような問題点を解決するためになされ
たもので、配線（３ｂ） 、 （４１のインダクタンス
成分を低減することにより、その共振周波゛数を高め使
用可能な周波数を高めることを目的とする。 〔問題点を解決するための手段〕 この発明に係る半導体装置は、半導体素子がその第一の
主面に載置された絶縁基板と前記半導体素子に接続され
前記絶縁基板の第一の主面に形成された配線とこの配線
に接続された外部導出導体とを設けたものである。 〔作用〕 この発明によれば、絶縁基板の第一の主面に形成した配
線に外部導出導体を接続することにより、インダクタン
スを低減することができる。 〔発明の実施例〕 以下、この発明の一実施例を図に従って説明する。第１
図（ａ）〜（Ｃ）は、この発明の一実施例による高周波
半導体装置の平面図、正面図、側面図である。この図に
おいて、（１）はセラミックの底板、（２）は底板（１
）の上面周縁部に設けられたセラミックの側壁、（３ｃ
）は相対する側壁の外側、下面、上面にメタライズによ
り設けられた金属膜、（３ｄ）は底板（１）の上部主面
に設けられた接地用配線である。金属膜
【３ｃ】および
接地用配線（３ｄ）は例えばタングステンなどの材料が
使用される。（４ａ）は金属膜（３Ｃ）および接地用配
線（３ｄ〕の設けられた側面と石突する側の底板（１］
の上面にメタライズにより形成された入出力用配線、（
４ｂ〕は側壁（２）の下面にメタライズにより設けられ
た接合用金属膜、（５）は金属膜（３ｃ］と同材料で、
それに連通して側壁（２）の上面に設けられた蓋シール
用金属膜、（６）は金属膜（３Ｃ］と接地用配線（３ｄ
〕の間にろう付けされた金属例えば銅の接地用リード端
子、（７）は入出力用配線（４ａ〕と接合用金属膜（４
ｂ〕の間にろう付けされた入出力用リード端子である。 （８）は半導体素子で例えばＧａＡｓＦＥ、Ｔが使用さ
れ、（９）はＧａＡｓＦＥＴ （８）と配線（３ｂ）
。 （４）を接続する金属細線である。Ｑ（Ｉは側壁（２）
の上面上に金属（６）を介してろう付けされる蓋である
。 上記一実施例に示した構造かられかるように、この実施
例においては、底板（１）の上部主面にメタライズされ
た配線（４ｍ）、（３ｄ）が従来の配線よりも短縮され
たことによりインダクタンス成分が低減され共振周波数
を従来のものより高くできるために、使用周波数の上限
を高めることができる。 〔発明の効果〕 以上のように、この発明によれば半導体素子がその第一
の主面に載置される絶縁基板と、前記半導体素子に接続
され前記絶縁基板の第一の主面に形成された配線と、こ
の配線に接続された外部導出導体とを設けたので、高周
波領域における使用可能な周波数の上限を高めることが
できる半導体装置を得ることができる。
接地用配線（３ｄ）は例えばタングステンなどの材料が
使用される。（４ａ）は金属膜（３Ｃ）および接地用配
線（３ｄ〕の設けられた側面と石突する側の底板（１］
の上面にメタライズにより形成された入出力用配線、（
４ｂ〕は側壁（２）の下面にメタライズにより設けられ
た接合用金属膜、（５）は金属膜（３ｃ］と同材料で、
それに連通して側壁（２）の上面に設けられた蓋シール
用金属膜、（６）は金属膜（３Ｃ］と接地用配線（３ｄ
〕の間にろう付けされた金属例えば銅の接地用リード端
子、（７）は入出力用配線（４ａ〕と接合用金属膜（４
ｂ〕の間にろう付けされた入出力用リード端子である。 （８）は半導体素子で例えばＧａＡｓＦＥ、Ｔが使用さ
れ、（９）はＧａＡｓＦＥＴ （８）と配線（３ｂ）
。 （４）を接続する金属細線である。Ｑ（Ｉは側壁（２）
の上面上に金属（６）を介してろう付けされる蓋である
。 上記一実施例に示した構造かられかるように、この実施
例においては、底板（１）の上部主面にメタライズされ
た配線（４ｍ）、（３ｄ）が従来の配線よりも短縮され
たことによりインダクタンス成分が低減され共振周波数
を従来のものより高くできるために、使用周波数の上限
を高めることができる。 〔発明の効果〕 以上のように、この発明によれば半導体素子がその第一
の主面に載置される絶縁基板と、前記半導体素子に接続
され前記絶縁基板の第一の主面に形成された配線と、こ
の配線に接続された外部導出導体とを設けたので、高周
波領域における使用可能な周波数の上限を高めることが
できる半導体装置を得ることができる。
第１図はこの発明の一実施例による平面図（ａ）。
正面図（ｂ）、側面図（ｃ）である。第２図は従来の平
面図（ａ）、正面図（ｂ）、側面図（ｃ）である。 （１］は底板、（４ａ〕は入出力用配線、（７）は入出
力用リード端子、（８）は半導体素子である。 なお、各図中同一符号は同一または相当部分を示す。
面図（ａ）、正面図（ｂ）、側面図（ｃ）である。 （１］は底板、（４ａ〕は入出力用配線、（７）は入出
力用リード端子、（８）は半導体素子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体素子と、この半導体素子がその第一の主面に載
置される絶縁基板と、前記半導体素子に接続され前記絶
縁基板の第一の主面に形成された配線と、この配線に接
続された外部導出導体とを備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324770A JPH01165148A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324770A JPH01165148A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01165148A true JPH01165148A (ja) | 1989-06-29 |
Family
ID=18169480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324770A Pending JPH01165148A (ja) | 1987-12-21 | 1987-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01165148A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033631A1 (fr) * | 1999-10-29 | 2001-05-10 | Nikko Company | Boitier pour dispositif haute frequence |
-
1987
- 1987-12-21 JP JP62324770A patent/JPH01165148A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033631A1 (fr) * | 1999-10-29 | 2001-05-10 | Nikko Company | Boitier pour dispositif haute frequence |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784884A (en) | Low parasitic microwave package | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US3683241A (en) | Radio frequency transistor package | |
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| JPH09321215A (ja) | マイクロ波回路用パッケージ | |
| US3801938A (en) | Package for microwave semiconductor device | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| EP0174457A1 (en) | Transistor devices for microwave oscillator elements | |
| JPH01165148A (ja) | 半導体装置 | |
| JP2008112810A (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JPS6255721B2 (ja) | ||
| JP2529967B2 (ja) | 半導体集積回路装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH083011Y2 (ja) | 半導体装置用パツケ−ジ | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JPS6348129Y2 (ja) | ||
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JPH0445247Y2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH03201701A (ja) | マイクロ波装置 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ |