JPH01165203A - マイクロ波集積回路用受動回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はマイクロ波集積回路用受動回路装置に関する。

［従来の技術］ モノリシックマイクロ波集積回路（以下、ＭＭＩＣとい
う。）は、一般に、シリコン、ガリウムひ素等の半絶縁
性半導体基板上に、トランジスタ、ダイオード等の能動
素子と、インダクタンス、キャパシタンス、抵抗等から
なる受動回路を同時に集積化したものである。このＭＭ
ＩＣは、従来の受動回路をフォトエツチング法等で誘電
体基板上に形成した後、能動素子や受動素子を実装する
ノーイブリブトマイクロ波集積回路に比較して、大幅に
小型化することができる。従って、従来、増幅器、ミキ
サ、移相器等の単位機能回路にＭＭＩＣの技術を適用し
小型化が図られてきた。これらのＭＭＩＣでは、分布定
数線路がよく用いられるが、分布定数回路の長さは波長
の関数であり、伝送される信号の周波数が低いほどこの
分布定数線路の形状が大きくなる。

第６図は、以上の問題点を解決するために用いられる従
来例のマイクロ波集積回路用受動回路の斜視図である。

第６図において、基板厚りの半導体基板ｌ上に所定幅Ｗ
ｓの間隙５０を介して導体膜２及び３が形成され、この
導体膜２及び３によってスロワ］・線路を形成している
。上記導体膜３の略中央部上に誘電体膜４が形成され、
該誘電体膜４上に角形スパイラル形状の薄膜ストリップ
導体５が形成される。このストリップ導体５と上記導体
膜２は接続用導体６によって電気的に接続される。

以上のように構成することにより、導体膜３と、該導体
ＷＸ３上に誘電体膜４を介して形成される薄膜ストリッ
プ導体５によって薄膜マイクロストリップ線路を構成さ
れ、上記薄膜マイクロストリップ線路にてなる分布定数
回路が導体膜２及び３から構成されるスロット線路に並
列に接続される。従って、分布定数回路を薄膜マイクロ
ストリップ線路によって形成することにより、従来例の
分布定数回路に比較して大幅に小型化することができる
。

［発明が解決しようとする問題点コ しかしながら、上述の第６図の従来例において、上記薄
膜マイクロストリップ線路の周辺に上記機能回路を形成
する場合、上記薄膜マイクロストリップ線路上を伝送す
る信号との干渉を避けるために、上記薄膜マイクロスト
リップ線路と所定の距離を隔てて機能回路を形成する必
要があった。また、第６図で示した構成の受動回路にお
いては、これ以上分布定数回路部分の占有面積を小さく
することができない。従って、ＭＭＩＣ全体を従来例に
比較して大幅に小型化することはむずかしいという問題
点があった。

本発明の目的は以上の問題点を解決し、上述の分布定数
回路等の従来例のマイクロ波集積回路用受動回路に比較
してさらに小型化が可能なマイクロ波集積回路用受動回
路装置を提供することにある。

［問題点を解決するための手段］ 本発明は、基板上に形成された第１の導体膜と、上記基
板上に形成され第１の導体膜に電気的に接続される第２
の導体膜と、少なくとも上記第２の導体膜上に形成され
た誘電体膜と、上記誘電体膜上及び上記基板上に上記第
１の導体膜との間に所定の間隙を介して形成された第３
の導体膜を備え、上記第２の導体膜と上記第３の導体膜
によってマイクロストリップ線路を形成することを特徴
とする。

また本発明は、基板上に形成された第１の導体膜と、上
記基板上に上記第１の導体膜との間に所定の間隙を介し
て形成された第２の導体膜と、上記第２の導体膜上に形
成された第１の誘電体膜と、上記第１の誘電体膜上に形
成され上記第１の導体膜に電気的に接続される第３の導
体膜と、少なく七も上記第３の導体膜上に形成される第
２の誘電体膜と、第２の誘電体膜上及び第２の導体膜上
に形成され第２の導体膜に電気的に接続される第４の導
体膜とを備え、上記第３の導体膜と上記第２及び第４の
導体膜によってマイクロ波線路を形成することを特徴と
する。

［作用コ 前者のように構成することにより、上記第１の導体膜と
上記第３の導体膜によってスロット線路又はコプレナー
線路等のマイクロ波線路を形成し、当該マイクロ波線路
が上記マイクロストリップ線路に接続される。ここで、
例えば、上記第３の導体膜上に誘電体基板層又は半導体
基板層を介して機能回路を形成した場合であっても、上
記マイクロストリップ線路に生じる電磁界は、上記第３
の導体膜に遮蔽され、上記機能回路に干渉を与えない。

従って、上記マイクロストリップ線路と上記機能回路と
の電気的分離を実現できる。

また後者のように構成することにより、上記第１の導体
膜と上記第２の導体膜によってスロット線路又はコプレ
ナー線路等のマイクロ波線路を形成し、当該マイクロ波
線路が上記第３の導体膜と上記第２及び第４の導体膜に
よって形成されるマイクロ波線路に接続される。ここで
、例えば、上記第４の導体膜上に誘電体基板層又は半導
体基板層を介して上記機能回路を形成した場合であって
も、上記マイクロストリップ線路に生じる電磁界は、上
記第４の導体膜に遮蔽され、上記機能回路に干渉を与え
ない。従って、上記マイクロストリップ線路と上記機能
回路との電気的分離を実現できる。

［実施例コ 第１の実施例 第１図（Ａ）は本発明の第１の実施例であるマイクロス
トリップ線路の分岐回路が接続されたスロット線路のＭ
ＭＩ　Ｇの一部破斯斜視図であり、第１図（Ｂ）は第１
図（Ａ）のＡ−Ａ’線についての縦断面図である。第１
図（Ａ）において、７０は破断線を示す。

第１図（Ａ）及び（Ｂ）において、基板厚りの半導体基
板１上に略長方形状の導体膜２が形成され、導体膜２が
形成されていない半導体基板１上に所定幅及び所定長を
存するＬ字形状の薄膜ストリップ導体５が形成される。

該ストリップ導体５の一端は導体膜２に電気的に接続さ
れる。該ストリップ導体５上及びその近傍の半導体基板
ｌ上に、誘電体膜４が、ストリップ導体５と導体膜２と
の接続点及びその近傍を除いて上記ストリップ導体５を
覆うように形成される。上記誘電体膜４上及びその近傍
を含む半導体基板Ｉ上に、略長方形状の導体膜３が、導
体膜２と所定幅Ｗｓの間隙５０を介して形成される。

以上のように構成することにより、導体膜２及び３によ
ってスロット線路を形成し、また、ストリップ導体５と
導体膜３によって導体膜３を接地導体し一端が開放端で
あるマイクロストリップ線路を構成する。従って、第１
図（Ａ）及び（Ｂ）の回路は、スロット線路にマイクロ
ストリップ線路である分岐回路が接続されたＭＭＩＣで
ある。

上記ＭＭＩＣの誘電体膜４は公知の各種膜形成技術を用
いて、数μｍ以下の膜厚で非常に薄く形成することがで
きるとともに、ストリップ導体５の幅も数μｍ程度の幅
で非常に細く形成することができるため、上記マイクロ
ストリップ線路の占有面積を小さくすることができる。

また、第６図に示した従来例のＭＭＩＣにおいて、薄膜
誘電体嘆４上の媒質か空気であり比誘電率が１であるの
に対して、第１図（Ａ）及び（Ｂ）の第１の実施例のＭ
ＭＩＣにおいて上述のようにＧａＡｓ半導体基板１上に
マイクロストリップ線路を形成した場合、ＧａＡｓ半導
体基板の比誘電率カ月３程度となる。従って、上記マイ
クロストリップ線路の周辺の電磁界がストリップ導体５
の近傍に集中し、これによって、マイクロストリップ線
路を用いて分布定数回路を形成する場合において、所定
の電気長を得るためのストリップ導体５の長さを従来例
に比較して短くすることができ、従来例に比較してさら
に小型化できるという利点がある。

さらに、上記マイクロストリップ線路の電磁界は、導体
膜３とストリップ導体５との間のみに存在するので、該
電磁界は接地導体である導体膜３によって遮へいされ、
導体膜３の上表面上に漏れることはない。従って、導体
膜３上に例えばＧａＡｓ半導体基板層又は誘電体膜層を
介して上記機能回路等の周辺回路を形成した場合、上記
マイクロストリップ線路の電磁界が上記周辺回路に漏れ
ることはなく、マイクロストリップ線路と周辺回路との
電気的分離を実現でき、導体膜３の上表面上の任意の場
所にマイクロストリップ線路に伝送される信号と干渉す
ることなく上記機能回路を形成することができるという
利点がある。

第２の実施例 第２図（Ａ）は本発明の第２の実施例である２＠のコプ
レナー線路をマイクロストリップ線路で接続したＭＭＩ
Ｃの一部破断斜視図であり、第２図（Ｂ）は第２図（Ａ
）のＢ　１−８１’線についての縦断面図、第２図（Ｃ
）は第２図（Ａ）の８２−Ｂ２’線についての縦断面図
である。第２図（Ａ）、（Ｂ）及び（Ｃ）において、上
述の図面と同一のものについては同一の符号を付してい
る。また、７１は、破断線を示す。

第２図（Ａ）、（Ｂ）及び（Ｃ）において、基板厚りの
半導体基板１の略中央部上に所定幅及び所定長を有しジ
グザグ形状の薄膜ストリップ導体！４が形成される。該
ストリップ導体１４の一端１４ａが接続用テーパー導体
１０ａを介して長方形状の導体ｌＯに電気的に接続され
るように、テーパー導体１０ａ及び導体１０が半導体基
板ｌ上に形成される。また、該ストリップ導体１４の他
端１４ｂが接続用テーパー導体１１ａを介して長方形状
の導体１１に電気的に接続されるように、テーパー導体
１１ａ及び導体ｌ！が半導体基板Ｉ上に形成される。こ
こで、導体１０及びＩｆは、ストリップ導体１４が形成
される半導体基板ｌの中央部を間にはさんで両側に対向
して形成される。導体ｌＯ及び１１の幅は、該導体１０
．１１と後述する接地導体膜１２．１３によって形成さ
れるコプレナー線路がそれぞれ所定のインピーダンスを
有するように、ストリップ導体１４の幅に比べて広く形
成される。

上記ストリップ導体１４上及びテーパー導体ｌＯａ、ｌ
ｌａ上、並びに該導体１４，１０ａ、ｌｌａの近傍の半
導体基板ｌ上に、略長方形状の誘電体膜４が、上記導体
１４．ＩＱａ、ｌｌａを覆うように形成される。さらに
、上記誘電体膜４上並びに、該誘電体膜４の近傍及び導
体１０．１１が形成されていない半導体基板ｌ上に、接
地導体膜！２及び１３がそれぞれ、導体ｌＯと所定幅Ｗ
ｃの間隙を介して並びに導体１１と所定幅Ｗｃの間隙を
介してかつ導体膜１２及び１３が連続し電気的に接続し
て形成される。

以上のように構成することにより、導体ＩＯと接地導体
１２ｊ　３によって第１のコプレナー線路を構成すると
ともに、導体Ｉｆと接地導体１２゜１３によって第２の
コプレナー線路を構成する。

また、ストリップ導体１４と接地導体１２．１３によっ
てマイクロストリップ線路を構成する。従って、第２の
実施例の回路は、２個の第１及び第２のコプレナー線路
をマイクロストリップ線路で接続した回路を構成する。

この第２の実施例におけるマイクロストリップ線路を用
いることにより、ＭＭＩＣにおけるインピーダンス整合
回路、インピーダンス変換回路及び移相回路等の移相器
回転部や遅延線路部を構成することができる。

上記第２の実施例のＭＭＩＣは、上述の第１の実施例と
同様の効果を有するので、上記移相器回転部や遅延線路
部を従来例に比較して大幅に小型化することができる。

また、接地導体膜１２．１３上に例えばＧａＡｓ半導体
基板層又は誘電体膜層を介して上記機能回路等の周辺回
路を形成した場合、上記マイクロストリップ線路の電磁
界が上記周辺回路に漏れることはなく、マイクロストリ
ップ線路と周辺回路との電気的分離を実現でき、これに
よって、導体膜１２．１３の上表面上の任意の場所に、
マイクロストリップ線路に伝送される信号と干渉するこ
となく上記機能回路を形成することができるという利点
がある。

１工空に嵐鉱 第３図（Ａ）は本発明の第３の実施例である２個のスロ
ット線路を二層構造で形成され縦続接続された２個のマ
イクロストリップ線路で接続したＭＭＩＣの斜視図であ
り、第３図（Ｂ）は第３図（Ａ）のｃ−ｃ’線について
の縦断面図である。第３図（Ａ）及び（Ｂ）において、
上述の図面と同一のものについては同一の符号を付して
いる。

第３図（Ａ）及び（Ｂ）において、基板厚りの半導体基
板ｌ上に略長方形状の導体膜２が形成され、導体膜２が
形成されていない半導体基板１上に所定幅及び所定長を
有するジグザグ形状の薄膜ストリップ導体２１が形成さ
れる。ストリップ導体２１の一端は導体膜２の角部２ａ
に電気的に接続される。該ストリップ導体２１上及び近
傍の半導体基板ｌ上に、誘電体膜４が、ストリップ導体
２１と導体膜２との接続点及びその近傍を除いて上記ス
トリップ導体２１を覆うように形成される。ここで、導
体膜２と接続される一端とは別の、ストリップ導体２１
の先端部２１ａ上の誘電体膜４にスルーホール６０が形
成される。

また、誘電体膜４の図上下側の半導体基板ｌ上に、長方
形状の導体膜２０が、誘電体膜４と所定の間隔をおいて
形成される。

上記誘電体膜４上及びその近傍を含む半導体基板ｌ上に
、略長方形状の導体膜３が、導体膜２と所定幅Ｗｓの間
隙５０ａを介してかつ導体膜２０と所定幅Ｗｓの間隙５
０ｂを介して、また上記スルーホール６０及びその近傍
を除いて形成される。

さらに、上記スルーホール６０の近傍及び上記導体膜２
０の角部２０ａの近傍を含む導体膜３上、並びに上記角
部２０ａの近傍の半導体基板ｌ上に、誘電体膜３０がス
ルーホール６０を除いて形成される。上記スルーホール
６０の近傍から上記導体膜２０の角部２０ａの近傍まで
の誘電体膜３０上に、所定幅及び所定長を有するジグザ
グ形状の薄膜ストリップ導体２２が形成される。

該ストリップ導体２２の一端２２ａは、スルーホール６
０内に形成されるスルーホール導体２３を介してストリ
ップ導体２１の一端２１ａに電気的に接続される。また
、ストリップ導体２２の他端２２ｂは、上記導体膜２０
の角部２０ａの近傍の誘電体膜３０上に形成される接続
用導体２４を介して導体膜２０の角部２０ａに電気的に
接続される。

以上のように構成することにより、導体膜２と３によっ
て第１のスロット線路を構成し、導体膜２０と３によっ
て第２のスロット線路を構成する。

また、ストリップ導体２１と接地導体である導体膜３に
よって第１のマイクロストリップ線路を構成し、ストリ
ップ導体２２と接地導体である導体膜３によって第２の
マイクロストリップ線路を構成する。第３の実施例にお
いては、第１と第２のマイクロストリップ線路が電気的
に縦続接続され、第１と第２のスロット線路が上記縦続
接続されたマイクロストリップ線路を介して電気的に接
続される。

以上のように、第１と第２のマイクロストリップ線路を
２層構造で形成することにより、第１及び第２の実施例
のように１層のマイクロストリップ線路で形成する場合
に比較して、所定の基板面積に対してより長い長さを有
するストリップ導体を形成することができる。従って、
所定長さを有するストリップ導体を実現する場合、該マ
イクロストリップ線路部の占有面積を従来例に比較して
約１７２にすることができ、該マイクロストリップ線路
部を含むＭＭＩＣを従来例に比較して大幅に小型化する
ことができる。

また、第３の実施例においても、上述の第１及び第２の
実施例と同様の効果を有する。

第３図（Ａ）に示した第３の実施例においては、ストリ
ップ導体２１と２２が基板１の任意の縦断面において導
体２１の直上または導体２２の直下で互いに重なってい
ないが、これに限らず、互いに重なるように形成しても
よい。

第４の実施例 第４図は本発明の第４の実施例であるＭＭＩＣの縦断面
図であって、第１の実施例の第１図（Ｂ）に対応する縦
断面図である。第４図において上述の図面と同一のもの
については同一の符号を付している。

この第４の実施例のＭＭＩＣは第１の実施例のＭＭＩＣ
の変形例であり、以下の点が異なる。すなわち、第１図
（Ａ）及び（Ｂ）の導体膜３が形成される位置の半導体
基板！の全面上に導体Ｍ３が形成された後、ストリップ
導体５が形成される位置及びその近傍の導体膜３上に誘
電体膜４ａが形成される。該誘電体膜４ａ上にストリッ
プ導体５ｈ４形成される。ここで、ストリップ導体５の
一端は導体膜２に電気的に接続される。

次いで、ストリップ導体５上及びその近傍の誘電体膜４
ａ上に、誘電体膜４ｂが形成された後、該誘電体膜４ｂ
上及びその近傍の導体膜３上に導体膜３ａが形成される
。これによって、接地導体となる導体膜３が、導体膜３
ａに電気的に接続される。

従って、ストリップ導体５は、導体膜３及び３ａによっ
て囲まれた構造となり、ストリップ導体５と導体膜３及
び３ａによって従来の同軸モードに近いモードで信号を
伝送する略同軸モードのマイクロ波線路を構成する。こ
のマイクロ波線路においては、第１の実施例と同様に、
ストリップ導体５が接地導体である導体膜３及び３ａに
よって囲まれているので、この第４の実施例のＭＭＩＣ
は第１の実施例と同様の効果を有する。

第５の実施例 第５図は本発明の第５の実施例であるＭＭｒＣの縦断面
図であって、第３の実施例の第３図（Ｂ）に対応する縦
断面図である。第５図において上述の図面と同一のもの
については同一の符号を付している。

この第４の実施例のＭＭＩＧは第１の実施例のＭＭＩＣ
の変形例であり、以下の点が異なる。すなわち、第３の
実施例のＭＭＩＣの構成に加えて、第３図（Ａ）及び（
Ｂ）の導体膜３、誘電体膜３０、ストリップ導体２２、
及び導体２３．２４上にさらに、誘電体膜４０を形成し
た後、接地導体膜４１を形成し、該接地導体膜４１上に
誘電体膜又は半導体基板層４２を形成する。さらに、誘
電体膜又は半導体基板層４２上に、ストリップ導体４３
゜４４もしくは機能回路が形成される。

以上のように構成されたＭＭＩＣにおいては、誘電体膜
又は半導体基板層４２上に形成されるストリップ導体４
３．４４もしくは機能回路、並びに、第３の実施例で形
成されたマイクロストリップ線路部のそれぞれにおいて
伝送される信号が、上述と同様に接地導体膜４１によっ
て遮へいされ、これによって、上記ストリップ導体４３
．４４もしくは機能回路と、上記マイクロストリップ線
路部が互いに電気的に分離される。従って、所定の基板
面接に対して、従来例に比較して、より多くの上記機能
回路及び線路を収容することが可能となる。

以上の第５の実施例のＭＭＩＣにさらに、各層の機能回
路及び線路を接地導体膜で遮へいする第５の実施例の手
法で、複数層の機能回路及び線路を収容するようにして
もよい。

他の実施例 以上の実施例において、半導体基板１を用いているが、
これに限らず、誘電体基板を用いてもよい。

［発明の効果］ 以上詳述したように第１の発明によれば、基板上に形成
された第１の導体膜と、上記基板上に形成され第１の導
体膜に電気的に接続される第２の導体膜と、少なくとも
上記第２の導体膜上に形成された誘電体膜と、上記誘電
体膜上及び上記基板上に上記第１の導体膜との間に所定
の間隙を介して形成された第３の導体膜を備え、上記第
２の導体膜と上記第３の導体膜によってマイクロストリ
ップ線路を形成することによって、例えば、上記第３の
導体膜上に誘電体基板層又は半導体基板層を介して機能
回路を形成した場合であっても、上記マイクロストリッ
プ線路に生じる電磁界は、上記第３の導体膜に遮蔽され
、上記機能回路に干渉を与えない。従って、上記マイク
ロストリップ線路と上記機能回路との電気的分離を実現
でき、これによって、上記機能回路を上記マイクロスト
リップ線路上に形成することができるので、従来例に比
較して大福に小型化が可能なマイクロ波集積回路用受動
回路装置を実現できる。

また、第２の発明によれば、基板上に形成された第１の
導体膜と、上記基板上に上記第１の導体膜との間に所定
の間隙を介して形成された第２の導体膜と、上記第２の
導体膜上に形成された第１の誘電体膜と、上記第１の誘
電体膜上に形成され上記第１の導体膜に電気的に接続さ
れる第３の導体膜と、少なくとも上記第３の導体膜上に
形成される第２の誘電体膜と、第２の誘電体膜上及び第
２の導体膜上に形成され第２の導体膜に電気的に接続さ
れる第４の導体膜とを備え、上記第３の導体膜と上記第
２及び第４の導体膜によってマイクロ波線路を形成する
ことによって、例えば、上記第４の導体膜上に誘電体基
板層又は半導体基板層を介して機能回路を形成した場合
であっても、上記マイクロストリップ線路に生じる電磁
界は、上記第４の導体膜に遮蔽され、上記機能回路に干
渉を与えない。従って、上記マイクロストリップ線路と
上記機能回路との電気的分離を実現でき、これによって
、上記機能回路を上記マイクロストリップ線路上に形成
することができるので、従来例に比較して大幅に小型化
が可能なマイクロ波集積回路用受動回路装置を実現でき
る。

【図面の簡単な説明】

第１図（Ａ）は本発明の第１の実施例であるマイクロス
トリップ線路の分岐回路が接続されたスロット線路のＭ
ＭＩＣの斜視図、 第１図（Ｂ）は第１図（Ａ）のＡ−Ａ’線についての一
部破断縦断面図 第２図（Ａ）は本発明の第２の実施例である２個のコプ
レナー線路をマイクロストリップ線路で接続したＭＭＩ
Ｃの一部破断斜視図、 第２図（Ｂ）は第２図（Ａ）のＢ１−Ｂ１’線について
の縦断面図、 第２図（Ｃ）は第２図（Ａ、）のＢ　２−８２’線につ
いての縦断面図 第３図（Ａ）は本発明の第３の実施例である２個のスロ
ット線路を縦続接続され二層構造で形成された２個のマ
イクロストリップ線路で接続したＭＭＩＣの斜視図、 第３図（Ｂ）は第３図（Ａ）のｃ−ｃ’線についての縦
断面図、 第４図及び第５図はそれぞれ第４及び第５の実施例であ
るＭＩＶＩＩＣの縦断面図、 第６図は従来例のＭＭＩＣの斜視図である。 ｌ・・・半導体基板、 ２．３．３ａ・・・導体膜、 ４・・・誘電体膜、 ５・・・ストリップ導体。 特許出願人　株式会社　エイ・ティ・アール光電波通信
研究所 代理人　弁理士　青白　葆ほか２名 第１　図（Ｂ）

Claims (6)

【特許請求の範囲】
1. （１）基板上に形成された第１の導体膜と、上記基板上
   に形成され第１の導体膜に電気的に接続される第２の導
   体膜と、 少なくとも上記第２の導体膜上に形成された誘電体膜と
   、 上記誘電体膜上及び上記基板上に上記第１の導体膜との
   間に所定の間隙を介して形成された第３の導体膜を備え
   、 上記第２の導体膜と上記第３の導体膜によってマイクロ
   ストリップ線路を形成することを特徴とするマイクロ波
   集積回路用受動回路装置。
2. （２）上記第１の導体膜と上記第３の導体膜によってス
   ロット線路を形成することを特徴とする特許請求の範囲
   第１項記載のマイクロ波集積回路用受動回路装置。
3. （３）上記第１の導体膜と上記第３の導体膜によってコ
   プレナー線路を形成することを特徴とする特許請求の範
   囲第１項記載のマイクロ波集積回路用受動回路装置。
4. （４）基板上に形成された第１の導体膜と、上記基板上
   に上記第１の導体膜との間に所定の間隙を介して形成さ
   れた第２の導体膜と、 上記第２の導体膜上に形成された第１の誘電体膜と、 上記第１の誘電体膜上に形成され上記第１の導体膜に電
   気的に接続される第３の導体膜と、少なくとも上記第３
   の導体膜上に形成される第２の誘電体膜と、 第２の誘電体膜上及び第２の導体膜上に形成され第２の
   導体膜に電気的に接続される第４の導体膜とを備え、 上記第３の導体膜と上記第２及び第４の導体膜によって
   マイクロ波線路を形成することを特徴とするマイクロ波
   集積回路用受動回路装置。
5. （５）上記第１の導体膜と上記第２の導体膜によってス
   ロット線路を形成することを特徴とする特許請求の範囲
   第４項記載のマイクロ波集積回路用受動回路装置。
6. （６）上記第１の導体膜と上記第２の導体膜によってコ
   プレナー線路を形成することを特徴とする特許請求の範
   囲第４項記載のマイクロ波集積回路用受動回路装置。