JPH01166396A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH01166396A JPH01166396A JP62324076A JP32407687A JPH01166396A JP H01166396 A JPH01166396 A JP H01166396A JP 62324076 A JP62324076 A JP 62324076A JP 32407687 A JP32407687 A JP 32407687A JP H01166396 A JPH01166396 A JP H01166396A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data input
- input latch
- memory cell
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気的に書き換え可能な不揮発性半導体記憶装
置さらにはそれにおけるデータの書き換えモード設定技
術に関し、例えば、ＥＥＰＲＯＭ（エレクトリカリ・イ
レーザブル・アンド・プログラマブル・リード・オンリ
・メモリ）に適用して有効な技術に関す′るものである
。
置さらにはそれにおけるデータの書き換えモード設定技
術に関し、例えば、ＥＥＰＲＯＭ（エレクトリカリ・イ
レーザブル・アンド・プログラマブル・リード・オンリ
・メモリ）に適用して有効な技術に関す′るものである
。
（従来技術）
ＭＮＯＳ （メタル・ナイトライド・オキサイド・セミ
コンダクタ）などをメモリセルに含むＥＥＰＲＯＭは、
トンネル効果により基板との間で電荷をやりとりするこ
とによって、酸化膜と窒化膜との界面近傍に形成される
トラップに電荷を蓄積するメモリである。
コンダクタ）などをメモリセルに含むＥＥＰＲＯＭは、
トンネル効果により基板との間で電荷をやりとりするこ
とによって、酸化膜と窒化膜との界面近傍に形成される
トラップに電荷を蓄積するメモリである。
Ｅ、ＥＰＲＯＭにおけるデータの書き換えのための回路
構成としては、シーケンス制御回路、高電圧発生回路、
及びアドレスやデータのラッチ回路を含む。ＥＥＰＲＯ
Ｍに書き込み信号及び書き込みアドレスやデータが与え
られると、シーケンス制御回路の制御に基づいて、先ず
与えられたアドレス及びデータがラッチ回路に取り込ま
れ、次いで所定のタイミングに従ってＥＥＰＲＯＭの不
揮発性記憶素子に所定の高電圧が与えられ、指定アドレ
スの記憶内容が消去された後に当該アドレスに指定デー
タが書き込まれる。
構成としては、シーケンス制御回路、高電圧発生回路、
及びアドレスやデータのラッチ回路を含む。ＥＥＰＲＯ
Ｍに書き込み信号及び書き込みアドレスやデータが与え
られると、シーケンス制御回路の制御に基づいて、先ず
与えられたアドレス及びデータがラッチ回路に取り込ま
れ、次いで所定のタイミングに従ってＥＥＰＲＯＭの不
揮発性記憶素子に所定の高電圧が与えられ、指定アドレ
スの記憶内容が消去された後に当該アドレスに指定デー
タが書き込まれる。
ここで、上記ＥＥＰＲＯＭに対する書き込み信号はライ
トイネーブル信号のような外部制御信号とされ、例えば
そのライトイネーブル信号のロウレベル期間における所
定のタイミングで書き換えのためのアドレスやデータが
ラッチされ、その後当該ライトイネーブル信号が所定期
間ハイレベルにされることに呼応して自動的にラッチデ
ータによるメモリセルの書き換え動作に移行される。
トイネーブル信号のような外部制御信号とされ、例えば
そのライトイネーブル信号のロウレベル期間における所
定のタイミングで書き換えのためのアドレスやデータが
ラッチされ、その後当該ライトイネーブル信号が所定期
間ハイレベルにされることに呼応して自動的にラッチデ
ータによるメモリセルの書き換え動作に移行される。
尚、ＥＥＰＲＯＭについて記載された文献の例としては
昭和５９年１１月３０日オーム社発行のｒＬＳＩハンド
ブックＪ Ｐ４８６〜Ｐ４８８がある。
昭和５９年１１月３０日オーム社発行のｒＬＳＩハンド
ブックＪ Ｐ４８６〜Ｐ４８８がある。
しかしながら、書き換えるべきデータを内部にラッチす
る動作と、それに基づいてメモリセルの書き換えを行う
動作とが、１つの書き換えモードとして一連に実行され
る場合、そのような書き換えモードを設定するライトイ
ネーブル信号のような外部制御信号が誘導ノイズなどに
よって不所望にレベル変化されると、書き換え動作シー
ケンスが開始されてデータが不所望に書き換えられてし
まう虞のあることが本発明者によって明らかにされた。
る動作と、それに基づいてメモリセルの書き換えを行う
動作とが、１つの書き換えモードとして一連に実行され
る場合、そのような書き換えモードを設定するライトイ
ネーブル信号のような外部制御信号が誘導ノイズなどに
よって不所望にレベル変化されると、書き換え動作シー
ケンスが開始されてデータが不所望に書き換えられてし
まう虞のあることが本発明者によって明らかにされた。
このようなデータの不所望な書き換えはＥＥＰＲＯＭが
保持するデータの保護という点においてＥ Ｅ Ｐ Ｒ
ＯＭの信頼性を著しく低下させることになる。
保持するデータの保護という点においてＥ Ｅ Ｐ Ｒ
ＯＭの信頼性を著しく低下させることになる。
本発明の目的は、誘導ノイズなどの影響によってデータ
が不所望に書き換えられる事態を簡単に防止することが
できる半導体記憶装置を提供することにある。
が不所望に書き換えられる事態を簡単に防止することが
できる半導体記憶装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。
本明細書の記述及び添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、電気的に書き換え可能な不揮発性メモリセル
によって構成されるメモリセルアレイと。
によって構成されるメモリセルアレイと。
書き換えるべきデータを外部から取り込むデータ入力ラ
ッチと、データ入力ラッチにデータの取り込みを可能と
する動作モード及びデータ入力ラッチに取り込まれたデ
ータによって不揮発性メモリセルの書き換えを可能とす
る動作モードが個別的に設定される制御手段とを含むも
のである。
ッチと、データ入力ラッチにデータの取り込みを可能と
する動作モード及びデータ入力ラッチに取り込まれたデ
ータによって不揮発性メモリセルの書き換えを可能とす
る動作モードが個別的に設定される制御手段とを含むも
のである。
上記した手段によれば、データ入力ラッチにデータを取
り込む動作モードとデータ入力ラッチに取り込まれたデ
ータによって不揮発性メモリセル。
り込む動作モードとデータ入力ラッチに取り込まれたデ
ータによって不揮発性メモリセル。
を書き換える動作モードが個別的に設定されることによ
り、誘導ノイズなどの影響によってデータが不所望に書
き換えられる事態を防止することを達成して、保持する
データの保護という点において電気的に書き換え可能な
半導体記憶装置の信頼性を向上させるものである。
り、誘導ノイズなどの影響によってデータが不所望に書
き換えられる事態を防止することを達成して、保持する
データの保護という点において電気的に書き換え可能な
半導体記憶装置の信頼性を向上させるものである。
第１図は本発明に係る半導体記憶装置の一実施例である
ＥＥＰＲＯＭを示すブロック図である。
ＥＥＰＲＯＭを示すブロック図である。
第１図に示されるＥＥＰＲＯＭは特に制限されないが公
知の半導体集積回路製造技術によって１つの半導体基板
に形成される。
知の半導体集積回路製造技術によって１つの半導体基板
に形成される。
第１図に示される半導体記憶装置は、ＭＮＯＳやフロー
ティングゲート型などのトランジスタを含む電気的に書
き換え可能な半導体不揮発性メモリセルをマトリクス配
置して成るメモリセルアレイＭＣＡを有する。
ティングゲート型などのトランジスタを含む電気的に書
き換え可能な半導体不揮発性メモリセルをマトリクス配
置して成るメモリセルアレイＭＣＡを有する。
メモリセルアレイＭＣＡに含まれるメモリセルはＸデコ
ーダＸＤＥＣの出力選択信号によって行毎に選択される
。選択された所定行のメモリセルは、ＹデコーダＹＤＥ
Ｃの出力選択信号によってスイッチ制御されるＹゲート
ＹＧＡＴを介して所定のものがデータ入出力バッファ及
びデータ入力ラッチｌ０ＢＵＦ−ＤＩＬＡＴに導通にさ
れる。
ーダＸＤＥＣの出力選択信号によって行毎に選択される
。選択された所定行のメモリセルは、ＹデコーダＹＤＥ
Ｃの出力選択信号によってスイッチ制御されるＹゲート
ＹＧＡＴを介して所定のものがデータ入出力バッファ及
びデータ入力ラッチｌ０ＢＵＦ−ＤＩＬＡＴに導通にさ
れる。
ＹデコーダＹＤＥＣ及びＸデコーダＸ Ｄ Ｅ Ｃニハ
、特に制限されないが、アドレスバッファ及びアドレス
ラッチ回路ＡＢＵＦ −ＡＬＡＴに供給されるアドレス
信号Ａ。−Ａ１□に対応される内部アドレス信号が供給
され、それに従ってメモリセルのための選択信号を形成
する。
、特に制限されないが、アドレスバッファ及びアドレス
ラッチ回路ＡＢＵＦ −ＡＬＡＴに供給されるアドレス
信号Ａ。−Ａ１□に対応される内部アドレス信号が供給
され、それに従ってメモリセルのための選択信号を形成
する。
上記データ入出力バッファＩ ＯＢ Ｕ Ｆは、特に制
限されないが、８ビツトのデータＤ、〜Ｄ１を入出力す
る。上記データ入力ラッチＤＩＬＡＴは、特に制限され
ないが、メモリセルアレイＭＣＡにおける１列のアドレ
ス相当分の例えば３２バイトのデータをスタティックに
ラッチ可能に構成される。このデータ入力ラッチＤＩＬ
ＡＴは、所定期間内に与えられる同一行アドレスに属す
るメモリセルのためのデータをラッチし、これを−括し
てメモリセルアレイの所定行に書き込む所謂ページ書き
込み機能を実現するためのものである。
限されないが、８ビツトのデータＤ、〜Ｄ１を入出力す
る。上記データ入力ラッチＤＩＬＡＴは、特に制限され
ないが、メモリセルアレイＭＣＡにおける１列のアドレ
ス相当分の例えば３２バイトのデータをスタティックに
ラッチ可能に構成される。このデータ入力ラッチＤＩＬ
ＡＴは、所定期間内に与えられる同一行アドレスに属す
るメモリセルのためのデータをラッチし、これを−括し
てメモリセルアレイの所定行に書き込む所謂ページ書き
込み機能を実現するためのものである。
上記ＹゲートＹＧＡＴとメモリセルアレイＭＣＡとの間
に設けられたデータラッチＤＬＡＴは。
に設けられたデータラッチＤＬＡＴは。
Ｅ Ｅ Ｐ ＲＯＭが実質的に行アドレス単位で書き込
み（ページ書き込み）可能とされる場合、指定された行
アドレスの内容を退避するためのものである。このデー
タラッチＤＬＡＴに退避されたデータは、上記データ入
出力ラッチＤＩＬＡＴから供給されるデータによって一
部又は全部が書き換えられ、それが−括してＥ Ｅ Ｐ
ＲＯＭのメモリセルアレイＭＣＡの指定行アドレスに
書き込まれることになる。
み（ページ書き込み）可能とされる場合、指定された行
アドレスの内容を退避するためのものである。このデー
タラッチＤＬＡＴに退避されたデータは、上記データ入
出力ラッチＤＩＬＡＴから供給されるデータによって一
部又は全部が書き換えられ、それが−括してＥ Ｅ Ｐ
ＲＯＭのメモリセルアレイＭＣＡの指定行アドレスに
書き込まれることになる。
上記ＸデコーダＸＤＥＣＹ及びデコーダＹＤＥＣによっ
て選択されるメモリセルのデータを書き換えるために必
要とされる制御電圧は書き換え高圧コントローラＷＲＣ
ＯＮＴによってメモリセルの所定ノードに与えられる。
て選択されるメモリセルのデータを書き換えるために必
要とされる制御電圧は書き換え高圧コントローラＷＲＣ
ＯＮＴによってメモリセルの所定ノードに与えられる。
上記制御電圧のレベルを規定する高電圧（以下単に書き
換え電圧とも記す）Ｖｐｐは電源電圧Ｖｃｃ、Ｖｓｓが
供給される内部昇圧回路ＶＰＧによって形成される。
換え電圧とも記す）Ｖｐｐは電源電圧Ｖｃｃ、Ｖｓｓが
供給される内部昇圧回路ＶＰＧによって形成される。
メモリアクセスにおける上記各機能ブロックの制御はシ
ーケンス制御回路５ＣＯＮＴが行う。このシーケンス制
御回路５ＣＯＮＴには外部制御信号して、特に制限され
ないが、チップイネーブル信号ＣＥ、ライトイネーブル
信号ＷＥ、アウトプットイネーブル信号ＯＥ、ライト信
号ＷＲが供給される。上記チップイネーブル信号ＣＥは
そのロウレベルによってチップ選択を指示し、アウトプ
ットイネーブル信号○Ｅはそのロウレベルによって外部
へのデータの読み出しを指示し、ライトイネーブル信号
ＷＥはそのロウレベルによって上記データ入力ラッチＤ
ＩＬＡＴに対する外部データの取り込みを指示し、ライ
ト信号ＷＲはそのハイレベルによってデータ入力ラッチ
ＤＩＬＡＴに取り込まれたデータに基づくメモリセルの
書き換え動作を指示する。シーケンスコントローラ５Ｃ
ＯＮＴは上記各外部制御信号ＣＥ、ＯＥ、ＷＥ、ＷＲの
レベルに応じて決定される動作モードに従って所定の手
順で各部を制御する。
ーケンス制御回路５ＣＯＮＴが行う。このシーケンス制
御回路５ＣＯＮＴには外部制御信号して、特に制限され
ないが、チップイネーブル信号ＣＥ、ライトイネーブル
信号ＷＥ、アウトプットイネーブル信号ＯＥ、ライト信
号ＷＲが供給される。上記チップイネーブル信号ＣＥは
そのロウレベルによってチップ選択を指示し、アウトプ
ットイネーブル信号○Ｅはそのロウレベルによって外部
へのデータの読み出しを指示し、ライトイネーブル信号
ＷＥはそのロウレベルによって上記データ入力ラッチＤ
ＩＬＡＴに対する外部データの取り込みを指示し、ライ
ト信号ＷＲはそのハイレベルによってデータ入力ラッチ
ＤＩＬＡＴに取り込まれたデータに基づくメモリセルの
書き換え動作を指示する。シーケンスコントローラ５Ｃ
ＯＮＴは上記各外部制御信号ＣＥ、ＯＥ、ＷＥ、ＷＲの
レベルに応じて決定される動作モードに従って所定の手
順で各部を制御する。
ここで、書き換えのための動作モードを説明する。
チップイネーブル信号ＣＥのロウレベルによってチップ
選択状態にされ、アウトプットイネーブル信号ＯＥのハ
イレベルによって外部データがデータ人出カバソファｌ
０ＢＵＦに取り込み可能にされる状態において、ライト
イネーブル信号ＷＥがロウレベルにされる所定タイミン
グで外部データがデータ入力ラッチＤＩ ＬＡＴに取り
込まれる。
選択状態にされ、アウトプットイネーブル信号ＯＥのハ
イレベルによって外部データがデータ人出カバソファｌ
０ＢＵＦに取り込み可能にされる状態において、ライト
イネーブル信号ＷＥがロウレベルにされる所定タイミン
グで外部データがデータ入力ラッチＤＩ ＬＡＴに取り
込まれる。
所謂ページ書き込みの場合には、第２図に示されるよう
にライトイネーブル信号ＷＥの３２サイクルの各サイク
ル毎に１バイトづつのデータＤ。〜Ｄ、（Ｄｏ−Ｄ３１
）がデータ入力ラッチＤＩＬＡＴに取り込まれる。この
とき必要とされる所定行の行アドレス信号Ａ５〜Ａ１□
と、３２バイトのデータのための列アドレス信号Ａ０〜
Ａ、（ＡＯ〜Ａ３１）はアドレスバッファ及びアドレス
ラッチＡＢＵＦ−ＡＬＡＴに取り込まれる。
にライトイネーブル信号ＷＥの３２サイクルの各サイク
ル毎に１バイトづつのデータＤ。〜Ｄ、（Ｄｏ−Ｄ３１
）がデータ入力ラッチＤＩＬＡＴに取り込まれる。この
とき必要とされる所定行の行アドレス信号Ａ５〜Ａ１□
と、３２バイトのデータのための列アドレス信号Ａ０〜
Ａ、（ＡＯ〜Ａ３１）はアドレスバッファ及びアドレス
ラッチＡＢＵＦ−ＡＬＡＴに取り込まれる。
書き込みに必要とされるデータ及びアドレスが、特に制
限されないが、イトイネーブル信号ＷＥのサイクルにし
たがってデータ入力ラッチＤＩＬＡＴ及びアドレスラッ
チＡＬＡＴに取り込まれた後に、当該ライトイネーブル
信号ＷＥは所定期間ハイレベルに戻されるが、その後再
度ロウレベルにされる０例えば、第２図に示されるペー
ジ書き換えの場合には、ライトイネーブル信号ＷＥの３
２サイクルを終了する時刻ｔ１から所定時間Ｔを経過し
た時刻ｔ２においてライトイネーブル信号ＷＥは再びロ
ウレベルにされる。
限されないが、イトイネーブル信号ＷＥのサイクルにし
たがってデータ入力ラッチＤＩＬＡＴ及びアドレスラッ
チＡＬＡＴに取り込まれた後に、当該ライトイネーブル
信号ＷＥは所定期間ハイレベルに戻されるが、その後再
度ロウレベルにされる０例えば、第２図に示されるペー
ジ書き換えの場合には、ライトイネーブル信号ＷＥの３
２サイクルを終了する時刻ｔ１から所定時間Ｔを経過し
た時刻ｔ２においてライトイネーブル信号ＷＥは再びロ
ウレベルにされる。
ライトイネーブル信号ＷＥが上記したように再びロウレ
ベルにされるとき、チップイネーブル信号ＣＥ、アウト
プットイネーブル信号○Ｅもロウレベルにされており、
更に、ライト信号ＷＲはハイレベルにされる。４つの外
部制御信号ＷＥ、ＣＥ、ＯＥ、ＷＲが上記したレベルに
制御されたとき、シーケンス制御回路５ＣＯＮＴから出
力される制御信号φにより、内部昇圧回路ＶＰＧで形成
される書き換え電圧ＶＰＰが書き換えコントローラＷＲ
ＣＯＮＴに供給開始されて、上記データ入力ラッチＤＩ
ＬＡＴの保持データが所定のメモリセルアレイに消去、
書き込みされる。
ベルにされるとき、チップイネーブル信号ＣＥ、アウト
プットイネーブル信号○Ｅもロウレベルにされており、
更に、ライト信号ＷＲはハイレベルにされる。４つの外
部制御信号ＷＥ、ＣＥ、ＯＥ、ＷＲが上記したレベルに
制御されたとき、シーケンス制御回路５ＣＯＮＴから出
力される制御信号φにより、内部昇圧回路ＶＰＧで形成
される書き換え電圧ＶＰＰが書き換えコントローラＷＲ
ＣＯＮＴに供給開始されて、上記データ入力ラッチＤＩ
ＬＡＴの保持データが所定のメモリセルアレイに消去、
書き込みされる。
尚、上記制御信号φの形成論理は、特に制限されないが
、ライトイネーブル信号ＷＥ、チップイネーブル信号Ｇ
Ｅ、アウトプットイネーブル信号ＯＥ、及びライト信号
ＷＲの反転レベル信号を４入力とするノア論理とされ、
制御信号φはそのハイレベルによって書き換え電圧ＶＰ
ｐの出力を可能とする。
、ライトイネーブル信号ＷＥ、チップイネーブル信号Ｇ
Ｅ、アウトプットイネーブル信号ＯＥ、及びライト信号
ＷＲの反転レベル信号を４入力とするノア論理とされ、
制御信号φはそのハイレベルによって書き換え電圧ＶＰ
ｐの出力を可能とする。
このようにＥ Ｅ Ｐ ＲＯＭには、外部から供給され
るデータをデータ入力ラッチＤＩＬＡＴに取り込む動作
モードが基本的にライトイネーブル信号ＷＥのロウレベ
ルへの変化によって設定されるが、これによりデータ入
力ラッチＤＩＬＡＴが保持するデータによってメモリセ
ルアレイＭＣＡを書き換える動作モードは、更にライト
信号ＷＲがハイレベルにされた場合にのみ可能とされる
。
るデータをデータ入力ラッチＤＩＬＡＴに取り込む動作
モードが基本的にライトイネーブル信号ＷＥのロウレベ
ルへの変化によって設定されるが、これによりデータ入
力ラッチＤＩＬＡＴが保持するデータによってメモリセ
ルアレイＭＣＡを書き換える動作モードは、更にライト
信号ＷＲがハイレベルにされた場合にのみ可能とされる
。
尚、前記シーケンス制御回路５ＣＯＮＴは、特に制限さ
れないが、フラグＢＳＹ （Ｂｕｓｙ）を有し、このフ
ラグＢＳＹは、ライト信号ＷＲによってデータの書き換
え即ち消去・書き込みが指示される期間中「１」にセッ
トされる。ＥＥＰＲＯＭを制御する図示しないＣＰＵは
このフラグＢＳＹをモニタすることにより、ＥＥＰＲＯ
Ｍが消去・書き込み期間中である否かを判別する。ＥＥ
ＰＲＯＭに対する読み出し動作は、データ入力ラッチＤ
ＩＬＡＴが保持するデータをメモリセルに書き込み消去
するとき以外可能とされる。特に、データ入力ラッチＤ
ＩＬＡＴにスタティックにラッチされた書き換えるべき
データは、ライト信号ＷＲがハイレベルに変化されるま
での期間中（例えば第２図において時刻ｔ工からｔ２の
期間）外部に読み出し可能とされ、これにより、書き換
えるべきデータの確認が可能とされる。
れないが、フラグＢＳＹ （Ｂｕｓｙ）を有し、このフ
ラグＢＳＹは、ライト信号ＷＲによってデータの書き換
え即ち消去・書き込みが指示される期間中「１」にセッ
トされる。ＥＥＰＲＯＭを制御する図示しないＣＰＵは
このフラグＢＳＹをモニタすることにより、ＥＥＰＲＯ
Ｍが消去・書き込み期間中である否かを判別する。ＥＥ
ＰＲＯＭに対する読み出し動作は、データ入力ラッチＤ
ＩＬＡＴが保持するデータをメモリセルに書き込み消去
するとき以外可能とされる。特に、データ入力ラッチＤ
ＩＬＡＴにスタティックにラッチされた書き換えるべき
データは、ライト信号ＷＲがハイレベルに変化されるま
での期間中（例えば第２図において時刻ｔ工からｔ２の
期間）外部に読み出し可能とされ、これにより、書き換
えるべきデータの確認が可能とされる。
上記実施例によれば以下の作用効果を得るものである。
（１）外部から供給されるデータをデータ入力ラッチＤ
ＩＬＡＴに取り込む動作モードは基本的にライトイネー
ブル信号ＷＥのロウレベルへの変化によって設定される
が、これによりデータ入力ラッチＤＩ ＬＡＴが保持す
るデータによってメモリセルアレイＭＣＡを書き換える
動作モードは、更にライト信号ＷＲがハイレベルにされ
た場合にのみ可能とされることにより、誘導ノイズなど
によってライトイネーブル信号ＷＥが不所望にレベル変
化されても、データ入力ラッチＤＩＬＡＴの保持データ
によってメモリセルアレイが不所望に書き換えられる虞
はない。
ＩＬＡＴに取り込む動作モードは基本的にライトイネー
ブル信号ＷＥのロウレベルへの変化によって設定される
が、これによりデータ入力ラッチＤＩ ＬＡＴが保持す
るデータによってメモリセルアレイＭＣＡを書き換える
動作モードは、更にライト信号ＷＲがハイレベルにされ
た場合にのみ可能とされることにより、誘導ノイズなど
によってライトイネーブル信号ＷＥが不所望にレベル変
化されても、データ入力ラッチＤＩＬＡＴの保持データ
によってメモリセルアレイが不所望に書き換えられる虞
はない。
（２）上記作用効果より、記憶データの保護という点に
おいてＥＥＲＲＯＭの信頼性を向上させることができる
。
おいてＥＥＲＲＯＭの信頼性を向上させることができる
。
（３）データ入力ラッチＤＩＬＡＴが保持するデータを
メモリセルに書き込む動作モードの設定を指示する信号
としてライト信号ＷＲを用い、そのライト信号ＷＲがハ
イレベル、その他の外部制御信号ＣＥ、ＷＥ、ＯＥが夫
々ロウレベルというように相互に異なるレベルにされる
ことによって当該動作モードが設定されるから、これに
より、上記作用効果（１）、（２）で述べた効果の確実
性を一層増すことができる。
メモリセルに書き込む動作モードの設定を指示する信号
としてライト信号ＷＲを用い、そのライト信号ＷＲがハ
イレベル、その他の外部制御信号ＣＥ、ＷＥ、ＯＥが夫
々ロウレベルというように相互に異なるレベルにされる
ことによって当該動作モードが設定されるから、これに
より、上記作用効果（１）、（２）で述べた効果の確実
性を一層増すことができる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明は上記実施例に限定されずそ
の要旨を逸脱しない範囲において種々変更することがで
きる。
具体的に説明したが本発明は上記実施例に限定されずそ
の要旨を逸脱しない範囲において種々変更することがで
きる。
例えばデータ入力ラッチの保持データによってメモリセ
ルを書き換える動作モードの設定はライト信号ＷＲのよ
うな外部制御信号を用いる構成に限定されず、アウトプ
ットイネーブル信号○Ｅ、チップイネーブル信号ＣＥ、
ライトイネーブル信号ＷＥのような既存の信号が、外部
データをデータ入力ラッチに取り込む場合におけるレベ
ルの組合せとは異なるような全てロウレベルのようなレ
ベルにされることに基づいて設定するようにしてもよい
。
ルを書き換える動作モードの設定はライト信号ＷＲのよ
うな外部制御信号を用いる構成に限定されず、アウトプ
ットイネーブル信号○Ｅ、チップイネーブル信号ＣＥ、
ライトイネーブル信号ＷＥのような既存の信号が、外部
データをデータ入力ラッチに取り込む場合におけるレベ
ルの組合せとは異なるような全てロウレベルのようなレ
ベルにされることに基づいて設定するようにしてもよい
。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＥＰＲＯＭに適用
した場合について説明したが１本発明はそれに限定され
ず、不揮発性ＲＡＭなどその他の半導体記憶装置に適用
することができる。
をその背景となった利用分野であるＥＥＰＲＯＭに適用
した場合について説明したが１本発明はそれに限定され
ず、不揮発性ＲＡＭなどその他の半導体記憶装置に適用
することができる。
本発明は、少なくとも電気的に書き換え可能な不揮発性
メモリセルによって構成されるメモリセルアレイと、書
き換えるべきデータを外部から取り込むデータ入力ラッ
チとを有する条件のものに適用することができる。
メモリセルによって構成されるメモリセルアレイと、書
き換えるべきデータを外部から取り込むデータ入力ラッ
チとを有する条件のものに適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
て得られる効果を簡単に説明すれば下記の通りである。
すなわち、データ入力ラッチにデータを取り込む動作モ
ードとデータ入力ラッチに取り込まれたデータによって
不揮発性メモリセルを書き換える動作モードが個別的に
設定されることにより、誘導ノイズなどの影響によって
データが不所望に書き換えられる事態を防止することが
でき、記憶データの保護という点において電気的に書き
換え可能な半導体記憶装置の信頼性を向上させることが
できるという効果がある。
ードとデータ入力ラッチに取り込まれたデータによって
不揮発性メモリセルを書き換える動作モードが個別的に
設定されることにより、誘導ノイズなどの影響によって
データが不所望に書き換えられる事態を防止することが
でき、記憶データの保護という点において電気的に書き
換え可能な半導体記憶装置の信頼性を向上させることが
できるという効果がある。
第１図は本発明に係る半導体記憶装置の一実施例である
Ｅ Ｅ Ｐ ＲＯＭを示すブロック図第２図は第１図に
示されるＥＥＰＲＯＭにおけるページ書き換え動作を説
明するためのタイムチャードである。 ＭＣＡ・・・メモリセルアレイ、ＸＤＥＣ・・・Ｘデコ
ーダ、ＹＤＥＣ・・・Ｙデコーダ、ＷＲＣＯＮＴ・・・
書き換え高圧コントローラ、ＹＧＡＴ・・・Ｙゲート。 ｌ０ＢＵＦ・・・データ入出力バッファ、Ｄ Ｉ ＬＡ
Ｔ・・・データ入力ラッチ、５ＣＯＮＴ・・・シーケン
スコントローラ、ＶＰＧ・・・内部昇圧回路、φ・・・
制御信号、ＶＰＰ・・・書き換え電圧、ＷＥ・・・ライ
トイネーブル信号、ＷＲ・・・ライト信号。 第２図 ＡＯ〜７４．４５− Ａ２９ ＡＪｔ） Ａ３ Ｓ
７八Ｎ−
Ｅ Ｅ Ｐ ＲＯＭを示すブロック図第２図は第１図に
示されるＥＥＰＲＯＭにおけるページ書き換え動作を説
明するためのタイムチャードである。 ＭＣＡ・・・メモリセルアレイ、ＸＤＥＣ・・・Ｘデコ
ーダ、ＹＤＥＣ・・・Ｙデコーダ、ＷＲＣＯＮＴ・・・
書き換え高圧コントローラ、ＹＧＡＴ・・・Ｙゲート。 ｌ０ＢＵＦ・・・データ入出力バッファ、Ｄ Ｉ ＬＡ
Ｔ・・・データ入力ラッチ、５ＣＯＮＴ・・・シーケン
スコントローラ、ＶＰＧ・・・内部昇圧回路、φ・・・
制御信号、ＶＰＰ・・・書き換え電圧、ＷＥ・・・ライ
トイネーブル信号、ＷＲ・・・ライト信号。 第２図 ＡＯ〜７４．４５− Ａ２９ ＡＪｔ） Ａ３ Ｓ
７八Ｎ−
Claims (1)
- 【特許請求の範囲】 １、電気的に書き換え可能な不揮発性メモリセルによっ
て構成されるメモリセルアレイと、書き換えるべきデー
タを外部から取り込むデータ入力ラッチと、データ入力
ラッチにデータの取り込みを可能とする動作モード及び
データ入力ラッチに取り込まれたデータによつて不揮発
性メモリセルの書き換えを可能とする動作モードが個別
的に設定される制御手段とを含んで成るものであること
を特徴とする半導体記憶装置。 ２、上記制御手段は、不揮発性メモリセルの書き換えモ
ード設定専用の外部制御信号のレベルに応じて当該モー
ドを設定可能とするものであることを特徴とする特許請
求の範囲第１項記載の半導体記憶装置。 ３、上記制御手段は、不揮発性メモリセルの書き換えモ
ード設定に呼応して内部昇圧回路により書き換え用高電
圧を生成可能とするものであることを特徴とする特許請
求の範囲第１項又は第２項記載の半導体記憶装置。 ４、上記制御手段は、不揮発性メモリセルの書き換えモ
ード設定前にデータ入力ラッチのラッチデータを外部に
読み出し可能に制御するものであることを特徴とする特
許請求の範囲第１項乃至第３項の何れか１項記載の半導
体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324076A JPH01166396A (ja) | 1987-12-23 | 1987-12-23 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324076A JPH01166396A (ja) | 1987-12-23 | 1987-12-23 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01166396A true JPH01166396A (ja) | 1989-06-30 |
Family
ID=18161879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324076A Pending JPH01166396A (ja) | 1987-12-23 | 1987-12-23 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01166396A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023184A (ja) * | 1988-06-14 | 1990-01-08 | Mitsubishi Electric Corp | Ｅ↑２ｐｒｏｍ装置 |
| JPH0489698A (ja) * | 1990-07-26 | 1992-03-23 | Nec Ic Microcomput Syst Ltd | 書き込み可能不揮発性メモリ |
| KR20040015663A (ko) * | 2002-08-13 | 2004-02-19 | 서재훈 | 광고용 팝업 간판 |
-
1987
- 1987-12-23 JP JP62324076A patent/JPH01166396A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023184A (ja) * | 1988-06-14 | 1990-01-08 | Mitsubishi Electric Corp | Ｅ↑２ｐｒｏｍ装置 |
| JPH0489698A (ja) * | 1990-07-26 | 1992-03-23 | Nec Ic Microcomput Syst Ltd | 書き込み可能不揮発性メモリ |
| KR20040015663A (ko) * | 2002-08-13 | 2004-02-19 | 서재훈 | 광고용 팝업 간판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107871525B (zh) | 半导体存储装置及连续读出方法 | |
| US5673222A (en) | Nonvolatile semiconductor memory device | |
| US6000004A (en) | Nonvolatile semiconductor memory device with write protect data settings for disabling erase from and write into a block, and erase and re-erase settings for enabling write into and erase from a block | |
| US6522581B2 (en) | Semiconductor storage device | |
| KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
| KR100285063B1 (ko) | 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법 | |
| JP2004022112A (ja) | 不揮発性半導体メモリ装置 | |
| US5978273A (en) | Non-volatile semiconductor memory device | |
| US6330186B2 (en) | Non-volatile semiconductor memory device having electrically programable memory matrix array | |
| US4805151A (en) | Nonvolatile semiconductor memory device | |
| CN101002276B (zh) | 在非易失性存储装置中信息设定之方法及设备 | |
| US5381366A (en) | Non-volatile semiconductor memory device with timer controlled re-write inhibit means | |
| JP3905204B2 (ja) | 半導体記憶装置 | |
| JPH047870A (ja) | 不揮発性半導体記憶装置 | |
| JPH01166396A (ja) | 半導体記憶装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JPH0557680B2 (ja) | ||
| US7187582B2 (en) | Erroneous operation preventing circuit of non-volatile memory device | |
| JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
| JPH0963286A (ja) | データ書換回路 | |
| KR20000020105A (ko) | 플래시 메모리를 구비한 전자 장치 | |
| JP4678957B2 (ja) | 不揮発性メモリアレイ、マイクロコンピュータおよびマイクロコンピュータのプログラム書き換え方法 | |
| JP3187121B2 (ja) | 半導体記憶装置 | |
| KR100199358B1 (ko) | 멀티플 소거형 메모리 | |
| JP3135770B2 (ja) | 不揮発性半導体メモリおよびその不揮発性半導体メモリを使用した記憶装置 |