JPH01168064A - 静電放電に対する保護がなされた、保護閾値が可変な集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＭＯＳ（金属−酸化物一半導体）技術により
製造された集積回路に関するものである。

さらに詳細には、本発明は、静電放電の存在下で動作不
良または破壊が起こる可能性のある集積回路に関する。

従来の技術 静電放電は、使用者が単に集積回路の入出力端子に触る
だけで発生することがある。このような危険性は、集積
回路の使用が大衆化するほど大きくなる。集積回路は例
えばＩＣカードの形態でＩＣカードは将来おおいに使用
されるようになるであろうが、ＩＣカードにおいては出
力端子は保護されておらず直接に触ることができる。

集積回路をこのような危険性から保護するためには、各
信号端子と共通のグラウンド端子の間に、これら端子間
に現れる過電圧が所定の閾値を越えたときに突然導電性
をもつようになる素子を回路内に集積化した形態で設け
るのが一般的である。

もちろん、この素子は、集積回路内の他の素子よりも大
きなエネルギ吸収能または電流吸収能をもっている。さ
らに、この素子は、集積回路内で保護すべき素子よりも
急激に導電性をもつように設計されている。

従来は、保護素子は、アノードがグラウンド端子に接続
されており、カソードが別の入出力端子に接続されたダ
イオードである（もちろん、グラウンド端子が負電圧供
給端子であることが仮定されている）。

一般に、このダイオードは、保護すべき端子における電
圧がアバランシュ電圧を越えない限りは遮断されたまま
である。保護すべき端子の電圧がこの閾値を越えると、
このダイオードは導通して静電電荷を吸収する。このダ
イオードは、集積回路内にあって同じ過電圧を受けてい
る他の接合がアバランシュモードになる前に導通する必
要がある。ところで、アバランシュプロセスを開始させ
る電圧は、集積回路が形成されることになる半導体基板
のドーピングなどの技術的パラメータと密接に関係して
いる。。

発明が解決しようとする課題 保護すべき接合のアバランシュ電圧を正確に知ることや
、回路の正常動作電圧よりも大きくて、しかもアバラン
シュ電圧が保護すべき接合のアバランシュ電圧よりも小
さなアバランシュ電圧をもつ保護用ダイオードを確実に
製造することは難しい。というのは、比較的大きな振幅
の（しかし、危険な放電ではない）信号が回路の端子に
現れるというだけで保護素子が導通状態になってはなら
ないからである。

ところで、電圧印加下での集積回路の挙動の仕様は比較
的厳しく、結局のところ、回路を傷めたり破壊したりす
る危険性のある電圧に極めて近い。

例えば、回路は１５ボルトまでの信号または電源電圧を
印加されるときに正常な動作をするのに対し、この回路
の破壊電圧は２２ボルトであるという仕様にすることが
可能である。従って、保護素子が２２ボルトよりもはる
かに小さな電圧から動作し始めるようにする必要がある
（この電圧が２２ボルトに近すぎる場合には、導通が十
分速く起こらないために保護素子が破壊される危険性が
ある）。しかし、保護素子が１５ボルトよりも十分高い
電圧で動作を開始する必要もある（さもないと、１５ボ
ルト未満の電圧で思いがけず動作を開始する危険性があ
る）。

従ってアバランシュ電圧の選択幅は狭く、技術的多様性
が大きくなるほど、すなわちサイズ、ドーピング濃度、
接合の深さ、またはこれ以外のパラメータが製造プロセ
ス中でうまく制御できなければできないほどそれに応じ
て選択幅が小さくなる。

課題を解決するための手段 正常な動作電圧をできるだけ大きくした状態で集積回路
をできるだけ効果的に保護するために、本発明では、静
電放電に起因する過電圧（または、出現して回路を傷め
る可能性のある大部分の通電圧）の立ち上がりエツジが
、回路の入出力端子に境れる（場合によっては比較的大
きな）正常電圧の立ち上がりエツジよりもはるかに急勾
配であるという知見に基づいた新しい方法を提供する。

実際には、正常電圧は、仕様で予定した値は越える可能
性があるが、極めて急速に変化する理由がない、または
その可能性がない電源電圧、あるいは、仕様によって許
された最大値を例外的に越える可能性ひある論理信号で
ある。論理信号の立ち上がりエツジは１ナノ秒につき数
ボルトを越えることはないのに対し、静電放電の立ち上
がりエツジは１ナノ秒につき数百ボルトである。

本発明によれば、集積回路の２つの端子の間にダイオー
ドを設けることが提案される。このダイオードは、アバ
ランシュ伝導が開始される領域の等電位線を変化させる
ための手段を備えてぶつ、この手段は、保護される端子
に接続されていてこの端子に現れる過電圧の上昇勾配に
感応して、上記アバランシュ伝導開始電圧は、上記勾配
がより急になったときにより小さくなり、上記勾配がよ
りゆるやかになったときにより大きくなる。

等電位線を変化させるための上記手段は、ダイオードの
カソード（またはアノード）を構成しており、この領域
のごく近傍に位置する法敗領域の全体を取り囲む絶縁ゲ
ートであることが好ましい。

このゲートは保護される端子に積分回路を介して接続さ
れており、この端子に到達する急勾配の過電圧がわずか
な遅延を伴ってこのゲートに到着するようにされている
。

例えば、ゲートは、抵抗の一端に接続されるともにコン
デンサの一端に接続されている。抵抗の他端は拡散領域
と保護すべき端子とに接続されている。また、コンデン
サの他端はダイオードの他方の端子に接続されている。

実際には、コンデンサは、はっきりと独立した回路素子
となっている必要はない。というのは、（基板内の拡散
領域に実現されている）抵抗の接合の容量と、ダイオー
ドのカソードが拡散により形成されている半導体基板と
ゲートの間の容量は、目的とする機能、すなわちゲート
に電圧の立ち上がりが到達するのを遅延させる機能を果
たすことができるほどに十分大きいからである。この遅
延によって、拡散領域とゲートの間には、立ち上がりが
急勾配であるほど、より大きな電位差が発生する。

本発明の他の特徴ならびに利点は、添付の図面を参照し
た以下の詳細な説明によってさらによく理解できよう。

実施例 第１図には、２つの入出力端子ＭとＢを備える集積回路
ＣＩの概略が図示されている。この集積回路はもちろん
他の端子を備えることも可能であるが、それは図示され
ていない。

端子Ｍは基準電位端子である。この端子が、回路の最も
小さな負電位または最も大きな正電位の端子である。以
下に説明する実施例では、この端子は最も小さな負電位
の端子である。つまり、正常動作中は、端子Ｂの電位が
端子Ｍの電位よりも小さくなることはない。

端子Ｂは、保護すべき入出力端子である。この端子Ｂは
、論理信号を受信または発信する信号端子であるか、ま
たは正の電源端子である。

従来と同様、端子ＭとＢの間に保護素子を設ける。この
保護素子は、端子ＢとＭの間の電位差が閾値Ｖ５を越え
ない限りはほぼ無限大のインピーダンスとして振る舞い
、この閾値を越えたときには電流吸収用の大容量をもつ
電圧リミッタとして振る舞う。

本発明は、この保護素子の構成に関する。

第２図には、集積回路の端子ＢとＭの間に設けられた本
発明の保護素子の動作原理が略図の形態で示されている
。

この保護素子は、アノードが端子Ｍに接続され、カソー
ドが端子已に接続されたダイオードＤをまず備えている
。一般に、このダイオードには逆バイアスがかけられて
いる。というのは、既に説明したように、端子Ｂの電位
は端子Ｍの基準電位よりも大きいからである。いずれに
せよ、端子Ｂの電位が基準電位よりも約０．６ボルト低
下する場合には、ダイオードが導通してこの電圧低下が
続くのを妨げる。

端子Ｂの電位が大きく正になって所定の閾値Ｖ８を越え
るときには、逆バイアスされたダイオードＤはアバラン
シュ状態になって導通し始める。

第２図には、ダイオードＤがアバランシュ状態になる閾
値電圧Ｖ３を変化させるための手段がダイオードＤの接
合の近傍にゲートＧの形態で簡潔に図示されている。ゲ
ートＧに可変電位Ｖ、を印加すると閾値Ｖ、を変化させ
ることができる。

さらに詳細に説明すると、本発明によって達成しようと
する目的に応じて、すなわち過電圧が単にわずかに高い
「正常」レベルの信号である場合には閾値Ｖｓを大きく
し、過電圧が静電的な起源のものである場合には閾値Ｖ
、を小さくするためには、ゲートＧを積分回路を介して
端子已に接続し、電位Ｖ、が所定の遅延時間で端子Ｂの
電位に追従するようにする。この積分回路は、端子已に
印加される過電圧の立ち上がり時間が信号の立ち上がり
の間ゆっくりしているほど、電位Ｖ、が端子Ｂの電位に
より近い値にとどまっているように動作する。

積分回路は、抵抗ＲとコンデンサＣの形態で図示されて
いる。抵抗ＲはゲートＧと端子Ｂの間に接続されており
、コンデンサＣはグラウンドに接続された端子Ｍとゲー
トＧの間に接続されている。

ゲートＧはダイオードＤの接合の近傍に設けられていて
、ダイオードのアノード領域とカソード領域の内側の等
電位線の分布に影響を及ぼしている。この影響の方向は
以下の通りである。等電位線は、電位Ｖ、が小さいほど
ダイオードの破壊電圧領域（アバランシュモードが最初
に開始される領域）で曲率が大きくて稠密に（ｆる。一
方、等電位線は、電位Ｖ９が大きいほど曲率が小さくて
より粗になる。

この結果、比較的ゆっくりとした立ち上がりエツジをも
つ過電圧が現れるときにはより大きな電圧Ｖｓｌに対し
て破壊が起こり、立ち上がりエツジの勾配が極めて急な
過電圧が現れるときにはより小さな電圧Ｖｓ２に対して
破壊が起こる。これら２つの場合に、ゲート電位Ｖ、と
端子Ｂの過電圧の電位は上昇し、等電位線は、この立ち
上がりにつれて、曲率が大きく、より稠密になる。しか
し、第２の場合には、ゲート電位Ｖ９は端子Ｂの電位に
追従することができず、等電位線は、立ち上がりエツジ
の間、第１の場合よりもはるかに強く、はるかに稠密に
なる。この結果、アバランシュ伝導の閾値は、急勾配の
立ち上がりエツジの場合にはるかに低くなる。

数値例を挙げる。２にΩの抵抗と０．１ｐＦのコンデン
サを用いると、電位Ｖ、は、１ナノ秒につき約５ボルト
（論理信号では一般的な値）の立ち上がりエツジに対し
ては約１ボルトの差で端子Ｂの電位に追従し、差は、１
ナノ秒につき２００ボルト（静電放電に対しては一般的
な値）の立ち上がりエツジに対しては急速に４０ボルト
に達する。この２つの場合のこの差は、ダイオードのア
バランシュ電圧閾値を実質的に変化させるのに十分な大
きさである。

本発明は、特に、半導体基板の表面と同じ高さにされた
拡散接合ダイオードを用いて実現することができる。こ
の接合の露出部分は、この接合の全周辺部にわたってこ
の接合のすぐ近くに位置する絶縁された導電性ゲートに
よって取り囲まれ、または覆われている。

第３図はこのような構造の横断面図であり、第４図はこ
の構造の平面図である。断面は、第４図の線ＡＡによる
断面である。第４図では、Ｘ印が導電性メタライズ層と
その直下の領域の間のコンタクト領域を表している。

ダイオードＤは、Ｐ型半導体基板１０内の表面に拡散さ
れたＮ＋型領領域らなる。

基板は、裏面を介して、または基板の表面に局所的に拡
散されており、端子Ｍに接続されたメタライズ層１６に
覆われたＰ＋型領域１４を介してグラウンド端子Ｍに接
続されている。

領域１２は、メタライズ層１８を介して端子已に接続さ
れている。

この領域１２は、基板の表面からＮ＋＋不純物を局所的
に拡散させることにより実現される。従って、領域１２
と基板１０の間の接合は、基板の表面に向かって上昇す
る位置で、周知のようにこの接合の周辺に沿って曲線２
０を描く。

ダイオードに大きな逆バイアスが印加されたときにアバ
ランシュモードが最初に開始されるのはこの曲線領域２
０においてであることが知られている。その理由は、等
電位線がこの曲線領域の近傍で曲率が大きく稠密だから
である。

場合によっては、アバランシュモードは、接合が基板の
表面と同じ高さの領域内でも開始される。

その理由は、ドーピング濃度が表面で大きいため、また
は接合の露出部に欠陥が存在する可能性があるためであ
る。この場合にも、絶縁破壊は、電場に耐えることので
きる能力を越えて電場が最も大きくなっている領域、従
って、等電位線が最も稠密な領域で発生する。

拡散領域１２の周辺部は、多結晶シリコンからなるゲー
）Ｇで完全に取り囲まれている。このゲートＧは、接合
の露出部を覆っており、薄い絶縁層（酸化シリコン層）
２２によって基板の表面から隔離されている。このゲー
トＧは、集積回路のＭＯＳトランジスタのゲートと同じ
プロセスで形成される。同様に、ＭＯＳトランジスタの
ゲートは、ソース領域とドレイン領域かられずか１；上
方にはみ出している。また、ゲー）Ｇは、領域１２の周
辺部全体にわたってわずかにはみ出しながら接合の露出
部を覆っている。

ゲートＧに印加される正電位が大きくなるほど、接合の
曲線部２０と接合の露出部の近傍の等電位線が粗になり
、従って、ダイオードＤをアバランシュモードにするた
めにこのダイオードの端子に印加する必要のある電位Ｖ
３がより大きくなる。

ゲー）Ｇに正電圧が印加されている状態での等電位線の
全体形状は、第３図に点線で示されている。ゲートＧの
電位がゼロの場合には、等電位線は曲線２０とほぼ平行
なままであり、表面まで上昇している。

ゲー）Ｇは、抵抗Ｒを介して端子Ｂに接続されている。

この抵抗Ｒは、第３図に示した線Ａ−Ａによる断面図に
は見ることができないが、第４図の平面図には見ること
ができる。この抵抗は、Ｐ型基板内のほとんどドープさ
れていないＮ型拡散領域２４により形成されている。メ
タライズ層２６（第４図）は、領域２８でゲートＧと接
触し、コンタクト領域３０で拡散領域２４の一方の端部
と接触する。拡散領域２４の他方の端部は、コンタクト
領域３２を介してメタライズ層１８、従って端子Ｂに接
続されている。コンタクト領域３０．３２は、抵抗とな
る拡散領域２４の端部の小さなＮ＋型拡散領域３０°、
３２”の上に形成されている。

第２図のコンデンサＣは、単に、グラウンドに接続され
た基板ＰとゲートＧの間ならびに拡散領域２４と基板の
間に存在する容量である。この容量は、ゲー）Ｇが極め
て薄い（せいぜい数百オングストローム）絶縁体によっ
てしか基板と隔離されていないために容易に０．１　ｐ
　Ｆに達する。従って、第２図の回路図を実現するのに
特別なコンデンサを付加する必要はない。

抵抗Ｒは値を数にΩにすることができる。

第３図と第４図には、Ｎ＋型の表面拡散領域３４がさら
に示されている。この拡散領域３４は、ダイオードＤ（
７）横方向に離れており、メタライズ層１６の延長部に
よってグラウンド端子Ｍに接続されている。

従って、ダイオード（領域１２）のカソード、基板１０
、それに拡散領域３４の間には、ＮＰＮタイプの横方向
バイポーラトランジスタが構成される。

このトランジスタを用いると、（単に電圧がアバランシ
ュ閾値ＶＩよりも小さくなるまでだけではなく）過電圧
が完全に消えるまで電流を維持することができる。

【図面の簡単な説明】

第１図は、入力端子が保護素子によって保護されている
集積回路の概略図である。 第２図は、本発明の保護装置の概略図である。 第３図は第４図の線ＡＡによる側断面図であり、本発明
の保護素子の可能な構造を示している。 第４図は第３図の構造の平面図であり、第２図の積分回
路の抵抗の構成を示している。 （主な参照番号） １０、Ｐ・・半導体基板、　１２．２４・・拡散領域、
１４・・Ｐ＋型領域、 １６．１８．２６・・メタライズ層、 ２２・・絶縁層、 ３０．３２・・コンタクト領域、 ３０°、３２°・・Ｎ＋型拡散領域、 ３４・・表面拡散領域、 Ｂ、Ｍ・・端子、　　　　Ｃ・・コンデンサ、ＣＩ・・
集積回路、　　　　Ｄ・・ダイオード、Ｇ・・ゲート、
　　　　　Ｒ・・抵抗

Claims (5)

【特許請求の範囲】
1. （１）保護される端子と基準端子の間に接続されたダイ
   オードを備える集積回路保護装置であって、このダイオ
   ードのアバランシュ伝導が開始される領域の等電位線を
   変化させるための手段を備え、この手段は、保護される
   上記端子に接続されていてこの端子に現れる過電圧の上
   昇勾配に感応し、上記アバランシュ伝導開始電圧は、上
   記勾配がより急になったときにより小さくなり、上記勾
   配がよりゆるやかになったときにより大きくなることを
   特徴とする装置。
2. （２）等電位線を変化させるための上記手段が、半導体
   基板内の拡散領域の周辺を完全に取り囲むとともに、保
   護される上記端子に接続された絶縁ゲートを備え、この
   ゲートが、保護される上記端子に積分回路を介して接続
   されていることを特徴とする請求項１に記載の装置。
3. （３）上記ゲートが、保護される上記端子に抵抗を介し
   て接続されるとともに、コンデンサを介して上記基準端
   子に接続されていることを特徴とする請求項２に記載の
   装置。
4. （４）上記コンデンサが上記ゲートと半導体基板の間に
   固有の容量であり、このゲートは薄い絶縁層によって隔
   離されており、上記半導体基板は上記基準端子に接続さ
   れていることを特徴とする請求項３に記載の装置。
5. （５）上記抵抗が、上記基板内の、この基板とは反対の
   伝導型の拡散領域であることを特徴とする請求項３また
   は４に記載の装置。