JPH01169372A - 波高値計測装置 - Google Patents
波高値計測装置Info
- Publication number
- JPH01169372A JPH01169372A JP32694487A JP32694487A JPH01169372A JP H01169372 A JPH01169372 A JP H01169372A JP 32694487 A JP32694487 A JP 32694487A JP 32694487 A JP32694487 A JP 32694487A JP H01169372 A JPH01169372 A JP H01169372A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- sample
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気信号波形の振幅計測に係り、特に複合映像
信号のバースト信号や色度信号の振幅、あるいはVTR
ヘッドから再生したFM信号のエンベロープの振幅を高
精度に計測するに好適な計測方式に関する。
信号のバースト信号や色度信号の振幅、あるいはVTR
ヘッドから再生したFM信号のエンベロープの振幅を高
精度に計測するに好適な計測方式に関する。
従来の回路は、特開昭60−152958号公報に記載
のように入力信号レベルの大小にかかわらずエンベロー
プの計測ができるようになっていた。しかし極大値部分
のレベルを保持する方法は、極大値のタイミングで一定
時間幅のパルスを作成し、このパルス信号でサンプリン
グを行い同一パルスの立下り部分でホールド状態とする
ものであり、サンプルホールド回路のアクイジションタ
イ11、アパーチャデイレイタイムによる状態遷移時間
の制約から、入力信号の高速な場合への配慮がされてい
なかった。
のように入力信号レベルの大小にかかわらずエンベロー
プの計測ができるようになっていた。しかし極大値部分
のレベルを保持する方法は、極大値のタイミングで一定
時間幅のパルスを作成し、このパルス信号でサンプリン
グを行い同一パルスの立下り部分でホールド状態とする
ものであり、サンプルホールド回路のアクイジションタ
イ11、アパーチャデイレイタイムによる状態遷移時間
の制約から、入力信号の高速な場合への配慮がされてい
なかった。
上記従来技術は、サンプルホールド回路(以下かS/H
)のホールド状態からサンプル状態に移るときに入力信
号に追従するのに必要なアクイジジョン時間(現在高速
なS/HICで約30ns程度)と、サンプル状態から
ホールド状態に移るときに遅延するアパーチャデイレイ
時間(同5〜Ions程度)が動作時間として必要であ
り、最悪30nsとすると、入力信号をビデオ信号の副
搬送波とした場合(周波数3.579545M七:周期
279.4ns)この遅延時間による位相遅れは約0.
215πとなり極大値に対する比率は約0.78となり
計測値は約20%の誤差を生じることになり、ビデオ信
号を対象とした計測を高精度に実行できないという問題
があった。本発明の目的は計測対象を第3図に示すよう
な複合映像信号のバースト信号や色度信号の振幅あるい
は第4図に示すようなVTRヘッドから再生されるFM
信号のエンベロープの状態を高精度に計測することを目
的とする。
)のホールド状態からサンプル状態に移るときに入力信
号に追従するのに必要なアクイジジョン時間(現在高速
なS/HICで約30ns程度)と、サンプル状態から
ホールド状態に移るときに遅延するアパーチャデイレイ
時間(同5〜Ions程度)が動作時間として必要であ
り、最悪30nsとすると、入力信号をビデオ信号の副
搬送波とした場合(周波数3.579545M七:周期
279.4ns)この遅延時間による位相遅れは約0.
215πとなり極大値に対する比率は約0.78となり
計測値は約20%の誤差を生じることになり、ビデオ信
号を対象とした計測を高精度に実行できないという問題
があった。本発明の目的は計測対象を第3図に示すよう
な複合映像信号のバースト信号や色度信号の振幅あるい
は第4図に示すようなVTRヘッドから再生されるFM
信号のエンベロープの状態を高精度に計測することを目
的とする。
上記目的は、高速なS/H回路を2段直列に接続してエ
ンベロープ波形を作成し、更に正方向及び負方向のエン
ベロープ波形作成のために上記回路を2組備え、この2
組の回路出力を差動増幅して得た信号をA/D変換して
、マイコンなどの処理装置によりデータ解析することに
より達成される。
ンベロープ波形を作成し、更に正方向及び負方向のエン
ベロープ波形作成のために上記回路を2組備え、この2
組の回路出力を差動増幅して得た信号をA/D変換して
、マイコンなどの処理装置によりデータ解析することに
より達成される。
被計測信号を位相変換回路によりπ/2位相を変えた信
号をもとにS/H回路のタイミング信号を作成し、アパ
ーチャデイレイ時間の小さいS/H回路により被計測信
号の極大値をホールドし、約πに相当する時間経過後サ
ンプルモードに切換えて同様に約πに相当する時間経過
後ホールドモードに切換える。ここで得た信号に残存す
る被計測信号の周波数に依存する波形部分を削除するた
め、更に第2段目のS/H回路により、極大値をプロッ
トしたものに近い、いわゆる正側のエンベロープ波形を
得る。同様にして負側のエンベロープ波形を得て、この
二つの信号を差動増幅してA/D変換を行いCPUによ
りエンベロープの振幅を得ることができる。
号をもとにS/H回路のタイミング信号を作成し、アパ
ーチャデイレイ時間の小さいS/H回路により被計測信
号の極大値をホールドし、約πに相当する時間経過後サ
ンプルモードに切換えて同様に約πに相当する時間経過
後ホールドモードに切換える。ここで得た信号に残存す
る被計測信号の周波数に依存する波形部分を削除するた
め、更に第2段目のS/H回路により、極大値をプロッ
トしたものに近い、いわゆる正側のエンベロープ波形を
得る。同様にして負側のエンベロープ波形を得て、この
二つの信号を差動増幅してA/D変換を行いCPUによ
りエンベロープの振幅を得ることができる。
以下、本発明の一実施例を第1図により説明する。
被計測信号Aをバッファ回路(以下Bufと略す)1に
入力し、その出力を二分岐して一つをバンドパスフィル
タ(以下BPFと略す)2に入力し、他方をスイッチ(
以下SWと略す)21の常閉接点(以下Noと略す)2
1aに入力する。BPFの出力を二分岐し一方を5W2
1の常閉接点(以下NCと略す)21bに入力し他方を
Buf回路8に入力する。5W21のコモン(以下Cと
略す)21cに得る信号をBuf回路3に入力し、その
出力を二分岐して一方をS/H回路4に入力し他方をS
/H回路6に入力する。各々の出力信号F及びLをS/
H回路5及び7に入力し出力H2Nを得る。信号HとN
とを差動増幅回路(以下Dif、Amp、と略す)17
に入力し出力0を得て、A/D変換回路18に入力し、
その出力をCPU19に入力し、その出力を表示装置2
0に入力する。
入力し、その出力を二分岐して一つをバンドパスフィル
タ(以下BPFと略す)2に入力し、他方をスイッチ(
以下SWと略す)21の常閉接点(以下Noと略す)2
1aに入力する。BPFの出力を二分岐し一方を5W2
1の常閉接点(以下NCと略す)21bに入力し他方を
Buf回路8に入力する。5W21のコモン(以下Cと
略す)21cに得る信号をBuf回路3に入力し、その
出力を二分岐して一方をS/H回路4に入力し他方をS
/H回路6に入力する。各々の出力信号F及びLをS/
H回路5及び7に入力し出力H2Nを得る。信号HとN
とを差動増幅回路(以下Dif、Amp、と略す)17
に入力し出力0を得て、A/D変換回路18に入力し、
その出力をCPU19に入力し、その出力を表示装置2
0に入力する。
一方Buf回路8の出力を位相変換(以下Ph。
S、と略す)回路9に入力し、得られた信号Bを電圧比
較(以下Co m p 、と略す)回路10に入力する
。Comp、回路10の相補出力信号C及び工を遅延回
路11及び14に入力し、出力信号り及びJを得る。信
号C及びD、並びに信号工及びJを論理積(以下And
と略す)回路12、並びに15、及び論理和否定(以下
Norと略す)回路13、並びに16に入力し、And
回路12並びに15の出力E並びにに、及びNor回路
13並びに16の出力K並びにMを得る。信号E。
較(以下Co m p 、と略す)回路10に入力する
。Comp、回路10の相補出力信号C及び工を遅延回
路11及び14に入力し、出力信号り及びJを得る。信
号C及びD、並びに信号工及びJを論理積(以下And
と略す)回路12、並びに15、及び論理和否定(以下
Norと略す)回路13、並びに16に入力し、And
回路12並びに15の出力E並びにに、及びNor回路
13並びに16の出力K並びにMを得る。信号E。
G、に、Mを各々S/H回路4,5,6.7の制御端子
に入力する。
に入力する。
以上の回路の動作を第2図に示すタイムチャートを引用
しながら説明する。
しながら説明する。
Buf、回路1は信号Aの信号源に負荷効果を与えない
様な高入力インピーダンス、低入力容量の回路で以降に
接続される回路を駆動する能力を持ったバッファ回路で
あり、BPF回路2は信号Aの振幅を計測しようとする
周波数成分のみを通過させる帯域通過フィルタであり、
例えば信号Aが複合映像信号(NTSC方式)であり、
バースト信号あるいは色度信号の振幅を計測しようとす
るときには通過中心周波数を3.579545M)lz
とし、また、VTRヘッドからの再生信号のエンベロー
プを計測する場合にはVH8方式については3.4〜4
.4MHzの帯域に設定する。
様な高入力インピーダンス、低入力容量の回路で以降に
接続される回路を駆動する能力を持ったバッファ回路で
あり、BPF回路2は信号Aの振幅を計測しようとする
周波数成分のみを通過させる帯域通過フィルタであり、
例えば信号Aが複合映像信号(NTSC方式)であり、
バースト信号あるいは色度信号の振幅を計測しようとす
るときには通過中心周波数を3.579545M)lz
とし、また、VTRヘッドからの再生信号のエンベロー
プを計測する場合にはVH8方式については3.4〜4
.4MHzの帯域に設定する。
この出力の一方を5W21を介してBuf回路3に入力
しS/H回路4,6を駆動する。また他方の出力をBu
f、回路8を介してph、s、回路9に入力し、第2図
已に示す波形の信号を得る。
しS/H回路4,6を駆動する。また他方の出力をBu
f、回路8を介してph、s、回路9に入力し、第2図
已に示す波形の信号を得る。
ph、s、回路9は微分回路や積分回路あるいはπ/2
位相シフトできる回路で構成することにより、信号Aと
π/2位相の異る信号Bを得る。
位相シフトできる回路で構成することにより、信号Aと
π/2位相の異る信号Bを得る。
信号BをComp、回路10に入力し相補出力C及びI
を得る。ここで信号Cは信号Aの正側の極大値またはエ
ンベロープを、信号工は信号Aの負側の極小値またはエ
ンベロープを検出するために使用する。以下機能は同様
であるから信号正側の動作説明を省略する。
を得る。ここで信号Cは信号Aの正側の極大値またはエ
ンベロープを、信号工は信号Aの負側の極小値またはエ
ンベロープを検出するために使用する。以下機能は同様
であるから信号正側の動作説明を省略する。
信号Cを遅延回路11に入力し信号りを得る。
次に、信号CとDをAnd、回路12及びNor。
回路13に入力して信号E及びGを得て、この信号をS
/H回路4及び5の制御入力に入力する。
/H回路4及び5の制御入力に入力する。
S/H回路4及び5は制御入力が論理レベルがI■i
g hでサンプル状態、Lowでホールド状態に制御さ
れるものとする。
g hでサンプル状態、Lowでホールド状態に制御さ
れるものとする。
S/H回路4は、入力信号Aの極大値に到るまでサンプ
ル状態即ち入力に追従した信号を出力し、極大値のタイ
ミングでホールド状態に移る。S/8回路のサンプルか
らホールドに移るときの遅延時間即ちアパーチャ°デイ
レイ時間は数nsであり、信号Aの周波数が数Ml(z
のとき、この遅延による誤差分は1%程度であり固定の
ものである。一方この遅延時間の変動分即ちアパーチャ
ジッタは数psであり繰り返し誤差は極く微小であり通
常測定限界に近く無視できる。次にπと遅延回路11で
設定した遅延時間との和に相当する時間経過後にホール
ド状態からサンプル状態に移る。このときS/8回路の
動作遅延時間は数十nsであり。
ル状態即ち入力に追従した信号を出力し、極大値のタイ
ミングでホールド状態に移る。S/8回路のサンプルか
らホールドに移るときの遅延時間即ちアパーチャ°デイ
レイ時間は数nsであり、信号Aの周波数が数Ml(z
のとき、この遅延による誤差分は1%程度であり固定の
ものである。一方この遅延時間の変動分即ちアパーチャ
ジッタは数psであり繰り返し誤差は極く微小であり通
常測定限界に近く無視できる。次にπと遅延回路11で
設定した遅延時間との和に相当する時間経過後にホール
ド状態からサンプル状態に移る。このときS/8回路の
動作遅延時間は数十nsであり。
信号Aの立上りきる迄に十分追従できる。この様な動作
を繰り返して第2図Fに示すような信号波形を得る。
を繰り返して第2図Fに示すような信号波形を得る。
次に信号Fを第2のS/8回路5に入力する。
S/8回路5は、前段のS/H回路4のホールド状態の
信号をサンプルし、かつサンプル状態に移る以前にホー
ルド状態となるように制御され、第2図Hに示す波形の
信号を出力する。従って2段目のS/8回路5は、1段
目のS/H回路4に比べてや\低速動作のものが使用可
能である。
信号をサンプルし、かつサンプル状態に移る以前にホー
ルド状態となるように制御され、第2図Hに示す波形の
信号を出力する。従って2段目のS/8回路5は、1段
目のS/H回路4に比べてや\低速動作のものが使用可
能である。
以上の様にして信号Aの極大値を順次ホールドした信号
Hを作成することができる。
Hを作成することができる。
上記と同様の動作をComplOのもう一方の出力信号
工をもとに遅延回路14を介した遅延出力信号Jとによ
りAnd、回路15の出力信号K、No r、回路16
の出力信号Mを、S/H回路6゜7の制御入力とするこ
とにより信号Aの極小値を順次ホールドした信号Nを作
成することができる。
工をもとに遅延回路14を介した遅延出力信号Jとによ
りAnd、回路15の出力信号K、No r、回路16
の出力信号Mを、S/H回路6゜7の制御入力とするこ
とにより信号Aの極小値を順次ホールドした信号Nを作
成することができる。
次に、この二ツの信号H,NをDif、Amp。
回路17に入力して差動増幅出力0を得る。この信号を
A/D変換回路18に入力し、変換したディジタルデー
タをCPU19の記憶回路(図示せず)に読みとり、計
測や調整あるいは良否判定等の処理を行って表示装置2
0に出力する。なおCPU19の出力は表示装置に必ら
ず、自動調整を目的とした調整機構へ出力することも当
然可能である。
A/D変換回路18に入力し、変換したディジタルデー
タをCPU19の記憶回路(図示せず)に読みとり、計
測や調整あるいは良否判定等の処理を行って表示装置2
0に出力する。なおCPU19の出力は表示装置に必ら
ず、自動調整を目的とした調整機構へ出力することも当
然可能である。
また5W21の切換により信号AをBPF2を介して特
定周波数成分について計測することも。
定周波数成分について計測することも。
21(2と21cを導通状態として1元信号そのものに
対して計測することも可能である。なお元信号に対して
計測する場合には、BPF2による遅延時間と、S/H
4〜7を制御する信号とのタイミングを補正するための
遅延回路(図示せず)をBuf、回路1の出力端子から
端子21a。
対して計測することも可能である。なお元信号に対して
計測する場合には、BPF2による遅延時間と、S/H
4〜7を制御する信号とのタイミングを補正するための
遅延回路(図示せず)をBuf、回路1の出力端子から
端子21a。
21c、Buf、回路3へ到る経路の中のいずれかに設
けることにより実行することができる。
けることにより実行することができる。
以上述べたように本実施例によれば、複合映像信号のバ
ースト信号や色度信号の振幅、あるいはVTRヘッドか
らの再生FM信号のエンベロープの状態を高精度に自動
計測することができ、従来作業者が目視で計測器を観測
していた方法に比べ数倍の計測精度と高い繰返し精度を
得られる。
ースト信号や色度信号の振幅、あるいはVTRヘッドか
らの再生FM信号のエンベロープの状態を高精度に自動
計測することができ、従来作業者が目視で計測器を観測
していた方法に比べ数倍の計測精度と高い繰返し精度を
得られる。
本発明によれば、正弦波状の信号の振幅やエンベロープ
をリアルタイムで高精度に検出してディジタル処理がで
きるので、高精度な信号計測や調整、良否判定を自動化
できる効果がある6また、サンプリングデータを計算処
理により補間して行う方法に比べて、ソフト処理が軽減
されるため処理の高速化が図れ、コストパフォーマンス
に優れた装置を実現できる。
をリアルタイムで高精度に検出してディジタル処理がで
きるので、高精度な信号計測や調整、良否判定を自動化
できる効果がある6また、サンプリングデータを計算処
理により補間して行う方法に比べて、ソフト処理が軽減
されるため処理の高速化が図れ、コストパフォーマンス
に優れた装置を実現できる。
第1図は本発明の一実施例の回路ブロック図、第2図は
第1図の動作を示すタイミングチャート、第3図、第4
図は計測対象とする複合映像信号及びVTRヘッドから
再生されるFM信号を模式的に表わした説明図である。 1.3.8・・・バッファ回路、2・・・帯域通過フィ
ルタ、4〜7・・・サンプルホールド回路、9・・・位
相変換回路、10・・・電圧比較回路、11.14・・
・遅延回路、12.15・・・論理積回路、13.16
・・・論理和否定回路、17・・・差動増幅回路、18
・・・A/D変換回路、19・・・中央処理装置、20
・・・表示装置、21・・・スイッチ回路。 晃1目 4〜7−・−リンプルホールド目側5 〃J4・−Ai
徒1引沢ン /ヲーーー寸ワ(ヌ氏理脅し贅。 第2圀
第1図の動作を示すタイミングチャート、第3図、第4
図は計測対象とする複合映像信号及びVTRヘッドから
再生されるFM信号を模式的に表わした説明図である。 1.3.8・・・バッファ回路、2・・・帯域通過フィ
ルタ、4〜7・・・サンプルホールド回路、9・・・位
相変換回路、10・・・電圧比較回路、11.14・・
・遅延回路、12.15・・・論理積回路、13.16
・・・論理和否定回路、17・・・差動増幅回路、18
・・・A/D変換回路、19・・・中央処理装置、20
・・・表示装置、21・・・スイッチ回路。 晃1目 4〜7−・−リンプルホールド目側5 〃J4・−Ai
徒1引沢ン /ヲーーー寸ワ(ヌ氏理脅し贅。 第2圀
Claims (1)
- 1、入力信号と位相をπ/2変換する回路と、変換した
信号を電圧比較して論理信号に変換する回路とこの信号
をもとに2種類のタイミングを作成するタイミング信号
作成回路と、この信号によりサンプル/ホールド状態を
制御されるサンプルホールド回路を2段直列に設けて入
力信号を2段階にサンプルホールドし、かつこの回路を
2組設けることにより入力信号の正側と負側との両方の
極大値及び極小値を接続した信号を得て差動増幅し、こ
れをA/D変換してディジタル処理を行う装置において
、サンプルホールド動作を2段階設けたことを特徴とす
る波高値計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32694487A JPH01169372A (ja) | 1987-12-25 | 1987-12-25 | 波高値計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32694487A JPH01169372A (ja) | 1987-12-25 | 1987-12-25 | 波高値計測装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169372A true JPH01169372A (ja) | 1989-07-04 |
Family
ID=18193516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32694487A Pending JPH01169372A (ja) | 1987-12-25 | 1987-12-25 | 波高値計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169372A (ja) |
-
1987
- 1987-12-25 JP JP32694487A patent/JPH01169372A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3505537A (en) | Signal envelope discriminator and gating circuit | |
| JPH01169372A (ja) | 波高値計測装置 | |
| JPH11125663A (ja) | 電気光学プローブの信号処理回路 | |
| JP2960729B2 (ja) | 検出回路 | |
| US6784654B2 (en) | Signal reproduction block | |
| KR950003172B1 (ko) | 광디스크 결함의 디지탈 검출회로 | |
| JPH0231173A (ja) | 立上り時間計測回路 | |
| JPS60111370A (ja) | デ−タ抜き出し回路 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPH02243977A (ja) | スイッチ回路 | |
| JPS6347670A (ja) | アナログ信号入力回路 | |
| JPH0456365B2 (ja) | ||
| JP2625675B2 (ja) | 集積回路 | |
| JPH02161662A (ja) | 信号処理装置 | |
| JPS63239655A (ja) | 情報記録再生装置 | |
| JPS63209005A (ja) | 再生波形等化回路 | |
| JP2002050039A (ja) | ドロップアウト検出回路 | |
| JPS6288108A (ja) | 磁気デイスク装置の信号再生回路 | |
| JPH04174368A (ja) | 遅延時間差測定回路 | |
| JPS5998311A (ja) | 2進デ−タ信号修正方法 | |
| JPH0737217A (ja) | 磁気ディスク装置 | |
| JPS62192982A (ja) | コンパクトデイスクのバ−ストエラ−検出回路 | |
| JPS63257385A (ja) | クランプ回路 | |
| JPS63204836A (ja) | クロツク乗り換え回路 | |
| JPH0255418A (ja) | オートゼロ比較回路 |