JPS63204836A - クロツク乗り換え回路 - Google Patents
クロツク乗り換え回路Info
- Publication number
- JPS63204836A JPS63204836A JP62036351A JP3635187A JPS63204836A JP S63204836 A JPS63204836 A JP S63204836A JP 62036351 A JP62036351 A JP 62036351A JP 3635187 A JP3635187 A JP 3635187A JP S63204836 A JPS63204836 A JP S63204836A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- output
- rising edge
- falling edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
クロック乗り換え回路において、入力データの立ち上り
エツジと立ち下りエツジとを第１のクロックを用いて立
ち上りエツジ／立ち下りエツジ検出手段で検出し、この
２つの検出出力を第２のクロックに同期した出力に変換
した後、この変換出力を用いて第２のクロックに同期し
たデータを再生する様にして、クロック乗り換えの際の
不安定動作の可能性を改善したものである。
エツジと立ち下りエツジとを第１のクロックを用いて立
ち上りエツジ／立ち下りエツジ検出手段で検出し、この
２つの検出出力を第２のクロックに同期した出力に変換
した後、この変換出力を用いて第２のクロックに同期し
たデータを再生する様にして、クロック乗り換えの際の
不安定動作の可能性を改善したものである。
本発明はクロック乗り換え回路の改良に関するものであ
る。
る。
第４図はクロック乗り換え回路接続図を示す。
図において、第１の装置と第２の装置との間でデータの
受は渡しを行う際、２つの装置が同一周期であるが、互
いに位相がずれている別系統のグロックＣＫ−１，ＣＫ
−２を用いている場合、クロック乗り換え回路で第１の
装置のクロックＣＫ−１に同期したデータを第２の装置
のクロックＣＫ−２に同期したデータに変換（これをク
ロック乗り換えと云う）して第２の装置に送出する。
受は渡しを行う際、２つの装置が同一周期であるが、互
いに位相がずれている別系統のグロックＣＫ−１，ＣＫ
−２を用いている場合、クロック乗り換え回路で第１の
装置のクロックＣＫ−１に同期したデータを第２の装置
のクロックＣＫ−２に同期したデータに変換（これをク
ロック乗り換えと云う）して第２の装置に送出する。
この時、クロ、／り乗り換え動作が不安定になる可能性
を減少することが必要である。
を減少することが必要である。
〔従来の技術）
第５図は従来例のブロック図、第６図は第５図のタイム
チャートで、左側の符号は第５図中の同じ符号の部分の
波形を示す。以下、第６図を参照して第５図の動作を説
明する。
チャートで、左側の符号は第５図中の同じ符号の部分の
波形を示す。以下、第６図を参照して第５図の動作を説
明する。
先ず、Ｄタイプフリップフロップ（以下、 Ｄ−ＦＦと
省略する）１に第６図−■、■に示す様な書き込みクロ
ック（以下、 Ｗ−ＣＫと省略する）とデータとが加え
られるので、ここから第６図−■に示す様な１ビツトシ
フトしたデータをＤ−ＦＦ７に送出する。
省略する）１に第６図−■、■に示す様な書き込みクロ
ック（以下、 Ｗ−ＣＫと省略する）とデータとが加え
られるので、ここから第６図−■に示す様な１ビツトシ
フトしたデータをＤ−ＦＦ７に送出する。
次に、Ｄ−ＦＦ ２は−ＣＫの立ち上りでＤ端子に加え
られている１を取り込んでＡＮＤゲート４に加え、Ｄ−
ＦＦ ３は第６図−■に示す様な読み出しクロック（以
下、 Ｒ−ＣＫと省略する）の立ち上りでＤ端子に加え
られている１を取り込んで同じ＜ ＡＮＤゲート４に加
える。
られている１を取り込んでＡＮＤゲート４に加え、Ｄ−
ＦＦ ３は第６図−■に示す様な読み出しクロック（以
下、 Ｒ−ＣＫと省略する）の立ち上りでＤ端子に加え
られている１を取り込んで同じ＜ ＡＮＤゲート４に加
える。
そこで、入力が共に１の時、このＡＮＤゲート４の出力
１がインバータ（以下、 ＩＮＶと省略する）５を介し
てＤ−ＦＦ２，３のＣＬＲ端子に加えられるのでこの２
つのＤ−ＦＦはクリアされる。
１がインバータ（以下、 ＩＮＶと省略する）５を介し
てＤ−ＦＦ２，３のＣＬＲ端子に加えられるのでこの２
つのＤ−ＦＦはクリアされる。
しかし、１の取り込み、クリアはＷ−ＣＫとＲ−ＣＫの
立ち上り毎に行われるので、第６図−■、■に示す様な
波形がＡＮＤゲート４に加えられ、ここから第６図−■
に示す波形（以下、これを中間ＣＫと云う）がバッファ
６を介してＤ−ＦＦ ７のＣＫ端子に加えられる。
立ち上り毎に行われるので、第６図−■、■に示す様な
波形がＡＮＤゲート４に加えられ、ここから第６図−■
に示す波形（以下、これを中間ＣＫと云う）がバッファ
６を介してＤ−ＦＦ ７のＣＫ端子に加えられる。
この為、Ｗ−ＧＫに同期した上記のデータが第６図−■
に示す様に中間ＧＫに同期したデータに変換されてＤ−
ＦＦ ８のＤ端子に加えられるが、ここのＣＫ端子には
Ｒ−ＣＫが加えられているので第６図−［相］に示す様
にＲ−Ｃにで打ち抜かれて！？−ＣＫに同期したデータ
が得られ、クロックの乗り換えが終了する。
に示す様に中間ＧＫに同期したデータに変換されてＤ−
ＦＦ ８のＤ端子に加えられるが、ここのＣＫ端子には
Ｒ−ＣＫが加えられているので第６図−［相］に示す様
にＲ−Ｃにで打ち抜かれて！？−ＣＫに同期したデータ
が得られ、クロックの乗り換えが終了する。
一般に、 ＣＫの幅は使用素子により規定が設けられて
いるので、上記の中間ＧＫの幅も規定を満足する様にＩ
ＮＶ ５を例えば複数段従属接続してクリアのタイミン
グをシフトして遅延を与えている。
いるので、上記の中間ＧＫの幅も規定を満足する様にＩ
ＮＶ ５を例えば複数段従属接続してクリアのタイミン
グをシフトして遅延を与えている。
しかし、例えば回路規模を小さくする為に遅延を小さく
してクロックの幅を狭くした時、Ｄ−ＰＦ ７の動作が
不安定になることがあると云う問題点がある。
してクロックの幅を狭くした時、Ｄ−ＰＦ ７の動作が
不安定になることがあると云う問題点がある。
上記の問題点は第１図に示すクロック乗り換え回路によ
り解決される。
り解決される。
９は第１のクロックに同期したデータの立ち上りエツジ
及び立ち下りエツジを検出する立ち上りエツジ／立ち下
りエツジ検出手段で、１０．１１は該立ち上りエツジ／
立ち下りエツジ検出手段よりの出力を第２のクロックに
同期した出力に変換する立ち上りエツジクロック乗り換
え手段及び立ち下りエツジクロック乗り換え手段である
。
及び立ち下りエツジを検出する立ち上りエツジ／立ち下
りエツジ検出手段で、１０．１１は該立ち上りエツジ／
立ち下りエツジ検出手段よりの出力を第２のクロックに
同期した出力に変換する立ち上りエツジクロック乗り換
え手段及び立ち下りエツジクロック乗り換え手段である
。
又、１２は該立ち上りエツジクロック乗り換え手段と立
ち下りエツジクロツタ乗り換え手段の出力とを用いて、
該第２のクロックに同期したデータを再生するデータ再
生手段である。
ち下りエツジクロツタ乗り換え手段の出力とを用いて、
該第２のクロックに同期したデータを再生するデータ再
生手段である。
本発明は人力データの立ち上りエツジと立ち下りエツジ
とを第１のクロックを用いて立ち上りエツジ／立ち下り
エツジ検出手段９で検出し、この２つの検出出力を立ち
上りエツジクロック乗り換え手段１０．立ち下りエツジ
クロツタ乗り換え手段１１で第２のクロックに同期した
検出出力に変換した後、データ再生手段１２で変換した
検出出力を用いて第２のクロックに同期したデータを再
生する様にした。即ち、中間ＣＫを使用しないので、ク
ロック乗り換えの際の動作の不安定動作の可能性は改善
される。
とを第１のクロックを用いて立ち上りエツジ／立ち下り
エツジ検出手段９で検出し、この２つの検出出力を立ち
上りエツジクロック乗り換え手段１０．立ち下りエツジ
クロツタ乗り換え手段１１で第２のクロックに同期した
検出出力に変換した後、データ再生手段１２で変換した
検出出力を用いて第２のクロックに同期したデータを再
生する様にした。即ち、中間ＣＫを使用しないので、ク
ロック乗り換えの際の動作の不安定動作の可能性は改善
される。
第２図は本発明の実施例のブロック図、第３図は第２図
のタイムチャートで、左側の符号は第２図中の同じ符号
の部分の波形を示す。尚、Ｄ−ＦＦ９１〜９３は立ち上
りエツジ／立ち下りエツジ検出手段９の構成部分を、Ｄ
−ＦＦ １０１は立ち上りエツジクロック乗り換え手段
１０． Ｄ−ＦＦ １１１は立ち下りエツジクロック乗
り換え手段１１の構成部分を、ＪＫ−ＦＦ１２１はデー
タ再生手段１２の構成部分である。
のタイムチャートで、左側の符号は第２図中の同じ符号
の部分の波形を示す。尚、Ｄ−ＦＦ９１〜９３は立ち上
りエツジ／立ち下りエツジ検出手段９の構成部分を、Ｄ
−ＦＦ １０１は立ち上りエツジクロック乗り換え手段
１０． Ｄ−ＦＦ １１１は立ち下りエツジクロック乗
り換え手段１１の構成部分を、ＪＫ−ＦＦ１２１はデー
タ再生手段１２の構成部分である。
以下、Ｗ−ＣＫを第１のクロック、 Ｒ−ＧＫを第２の
クロックとして第３図を参照しながら第２図の動作を説
明する。
クロックとして第３図を参照しながら第２図の動作を説
明する。
先ず、第３図−■、■に示す様にＷ−（ＪとＷ−ＣＫに
同期したデータとがＤ−ＦＦ ９１のＣＫ端子、Ｄ端子
に加えられると、第３図〜■、■に示す様に１ビツトシ
フトしたデータ及び反転したデータがクロックとしてＤ
−ＦＦ ９２及び９３のＧＫ端子に加えられる。
同期したデータとがＤ−ＦＦ ９１のＣＫ端子、Ｄ端子
に加えられると、第３図〜■、■に示す様に１ビツトシ
フトしたデータ及び反転したデータがクロックとしてＤ
−ＦＦ ９２及び９３のＧＫ端子に加えられる。
そこで、これらのクロックの立ち上りでＤ端子に加えら
れている１が取り込まれ、第３図−■。
れている１が取り込まれ、第３図−■。
■に示す様にＤ−ＦＦ ９２及び９３のＱ端子からｌが
Ｄ−ＰＦ １０１及び１１１のＤ端子に加えられるが、
これはＣＫ端子に加えられているＩ？−ＣＫで打ち抜か
れてＱ端子より１が、Ｑ端子より０が出力される。
Ｄ−ＰＦ １０１及び１１１のＤ端子に加えられるが、
これはＣＫ端子に加えられているＩ？−ＣＫで打ち抜か
れてＱ端子より１が、Ｑ端子より０が出力される。
この為、Ｄ−ＰＦ ９２．９３は後者によりクリアされ
て第３図−■、■に示す様にＱ端子が１からＯになるが
、Ｄ−ＦＦ ９１からの出力で上記の動作が繰り返され
る。
て第３図−■、■に示す様にＱ端子が１からＯになるが
、Ｄ−ＦＦ ９１からの出力で上記の動作が繰り返され
る。
又、前者はＤ−ＦＦ ９２．９３のクリアによりＯにな
るが、これが繰り返されて第３図−■、■に示す様な出
力がＪＫ−ＦＦ １２１のＪ端子とに端子に加えられる
。尚、ここのＣＫ端子にはＩＮＶ １２２を介してＲ−
ＣＫが加えられているので、第３図−０に示す様にＲ−
Ｃにに同期したデータが出力される。
るが、これが繰り返されて第３図−■、■に示す様な出
力がＪＫ−ＦＦ １２１のＪ端子とに端子に加えられる
。尚、ここのＣＫ端子にはＩＮＶ １２２を介してＲ−
ＣＫが加えられているので、第３図−０に示す様にＲ−
Ｃにに同期したデータが出力される。
即ち、クロックの乗り換えの際には−ＧＫとＲ−ＣＫの
みを使用してこれを行っているので、不安定動作の可能
性が改善される。
みを使用してこれを行っているので、不安定動作の可能
性が改善される。
以上詳細に説明した様に本発明によれば不安定動作の可
能性が改善されると云う効果がある。
能性が改善されると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
のタイムチャート、 第４図はクロック乗り換え回路接続図、第５図は従来例
のブロック図、 第６図は第５図のタイムチャートを示す。 図において、 ９は立ち上りエツジ／立ち下りエツジ検出手段、１０は
立ち上りエツジクロック乗り換え手段、１１は立ち下り
エツジクロック乗り換え手段、１２はデータ再生手段を
示す。 ／１−火明へ沖ｙ里フ”Ｄラフ図 、！ｐ１図 ／ｉ′−党明の火砲含Ｊｏフ“′ＯソＺ図７７ｚ図 ■ ７’ ン７ｔ り賑８Ｂ’ｊ’！、ｆＬｆＢ’１．４１
崩 ■ ■
のタイムチャート、 第４図はクロック乗り換え回路接続図、第５図は従来例
のブロック図、 第６図は第５図のタイムチャートを示す。 図において、 ９は立ち上りエツジ／立ち下りエツジ検出手段、１０は
立ち上りエツジクロック乗り換え手段、１１は立ち下り
エツジクロック乗り換え手段、１２はデータ再生手段を
示す。 ／１−火明へ沖ｙ里フ”Ｄラフ図 、！ｐ１図 ／ｉ′−党明の火砲含Ｊｏフ“′ＯソＺ図７７ｚ図 ■ ７’ ン７ｔ り賑８Ｂ’ｊ’！、ｆＬｆＢ’１．４１
崩 ■ ■
Claims (1)
- 【特許請求の範囲】 第１のクロックに同期したデータの立ち上りエッジ及び
立ち下りエッジを検出する立ち上りエッジ／立ち下りエ
ッジ検出手段（９）と、 該立ち上りエッジ／立ち下りエッジ検出手段よりの出力
を第２のクロックに同期した出力に変換する立ち上りエ
ッジクロック乗り換え手段及び立ち下りエッジクロック
乗り換え手段（１０、１１）と、該立ち上りエッジクロ
ック乗り換え手段と立ち下りエッジクロック乗り換え手
段の出力とを用いて、該第２のクロックに同期したデー
タを再生するデータ再生手段（１２）とを有するクロッ
ク乗り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036351A JPS63204836A (ja) | 1987-02-19 | 1987-02-19 | クロツク乗り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036351A JPS63204836A (ja) | 1987-02-19 | 1987-02-19 | クロツク乗り換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204836A true JPS63204836A (ja) | 1988-08-24 |
Family
ID=12467418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036351A Pending JPS63204836A (ja) | 1987-02-19 | 1987-02-19 | クロツク乗り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525088A (ja) * | 2003-06-30 | 2007-08-30 | レイセオン・カンパニー | 複数のクロックシステムに対する自己整列データ路変換装置 |
-
1987
- 1987-02-19 JP JP62036351A patent/JPS63204836A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525088A (ja) * | 2003-06-30 | 2007-08-30 | レイセオン・カンパニー | 複数のクロックシステムに対する自己整列データ路変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| JPS6249737A (ja) | クロツク信号再生配置 | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| JPS63204836A (ja) | クロツク乗り換え回路 | |
| JP3320469B2 (ja) | データ処理回路配置 | |
| JPS63224514A (ja) | デユ−テイ制御回路 | |
| JPH0653945A (ja) | データ転送回路 | |
| JPS6395518A (ja) | クロツク乗りかえ回路 | |
| JPS61144931A (ja) | 逓倍サンプリング回路 | |
| JP2616230B2 (ja) | 非同期式カウンタ回路 | |
| JPS63141164A (ja) | デ−タ転送回路 | |
| JPS62168439A (ja) | クロツク再生回路 | |
| JPS63244404A (ja) | 磁気情報書込時位相補償回路 | |
| JPH03131124A (ja) | オーディオ再生回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPH0758732A (ja) | ビットバッファ回路 | |
| JPS6059632U (ja) | 位相比較器 | |
| JPS6040149U (ja) | ビツト同期ｐｌｌ用位相比較器 | |
| JPH0357529B2 (ja) | ||
| JPS5811357U (ja) | 出力回路 | |
| JPS61164323A (ja) | タイミングパルス形成回路 | |
| JPH04291654A (ja) | 割り込み制御回路 | |
| JPS61217817A (ja) | デ−タおよびタイミング信号入力回路 | |
| JPS62120714A (ja) | デイジタル信号の歪補償回路 |