JPH01169773A - ハードディスク制御装置 - Google Patents
ハードディスク制御装置Info
- Publication number
- JPH01169773A JPH01169773A JP32615187A JP32615187A JPH01169773A JP H01169773 A JPH01169773 A JP H01169773A JP 32615187 A JP32615187 A JP 32615187A JP 32615187 A JP32615187 A JP 32615187A JP H01169773 A JPH01169773 A JP H01169773A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- host computer
- interrupt
- ready
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、パーソナルコンピュータ等の補助記憶装置
として使用されるハードディスク制御り置に関する。
として使用されるハードディスク制御り置に関する。
[従来の技術1
パーソナルコンピュータ等の補助記tQ Fi置として
使用されている例えばウィンチエスタ型のハードディス
クドライバー(以下HDDと称す)の制i卸系は、第:
3図に示すような構成とされている。
使用されている例えばウィンチエスタ型のハードディス
クドライバー(以下HDDと称す)の制i卸系は、第:
3図に示すような構成とされている。
第3図に示すようにII D D I Oは、l−I
D Dコントロールマイコン11を有し、このHDDコ
ントロールマイコン11によ−ノてホスト局とII D
D本体、つまりハードディスクのメモリとの間の信号
授受をコントロールしている。
D Dコントロールマイコン11を有し、このHDDコ
ントロールマイコン11によ−ノてホスト局とII D
D本体、つまりハードディスクのメモリとの間の信号
授受をコントロールしている。
このHDDIOに電源が投入されると、ハードディスク
(図示せず)か回転し、このハードディスクが1回転す
る毎にインデックスセンサ12に、しってインデックス
信号aが検出される。
(図示せず)か回転し、このハードディスクが1回転す
る毎にインデックスセンサ12に、しってインデックス
信号aが検出される。
このインデックス(g号aがl(D Dコントロールマ
イコン11によ−・てモニタされる。
イコン11によ−・てモニタされる。
HD Dコントロールマイコン11においては、インデ
ックス信号aが一定周期(例えば16.67m5ec)
で出力されるようになった時点で、ハードディスクへの
信号授受が可能であると判断し、このときレディー信号
すがハイレベル状態とされる。
ックス信号aが一定周期(例えば16.67m5ec)
で出力されるようになった時点で、ハードディスクへの
信号授受が可能であると判断し、このときレディー信号
すがハイレベル状態とされる。
ホストコンピュータ20側では、ドライブセレクト信号
(DRIVE 5ELECT) c h< O−レヘル
ニされ、その結果HD Dコントロールマイコン11か
らのレディー信号すがハイレベルになったかどうかが検
出される。
(DRIVE 5ELECT) c h< O−レヘル
ニされ、その結果HD Dコントロールマイコン11か
らのレディー信号すがハイレベルになったかどうかが検
出される。
すなわち、ドライブセレクト信号Cをローレベルとする
とインバータ13によってナントゲート14に入力され
る信号はハイレベルとなる。
とインバータ13によってナントゲート14に入力され
る信号はハイレベルとなる。
したがって、この状態ではナントゲート14からの出力
信号しはHD Dコントロールマイコン11からのレデ
ィー信号すを反転した信号となる。
信号しはHD Dコントロールマイコン11からのレデ
ィー信号すを反転した信号となる。
ホストコンピュータ20側においては、レディー信号t
(反転信号)がローレベルのとき、HD Dloとの(
3号授受が可能であると判断されていた。
(反転信号)がローレベルのとき、HD Dloとの(
3号授受が可能であると判断されていた。
[発明が解決しようとする問題点]
ところで、上述した構成においては、HD D 10へ
の電源投入後HDDコントロールマイコン11からレデ
ィー信号すが得られるまで、すなわち、1−I D D
10とホストコンピュータ20との間で信号授受か可
能となるまでには、電源投入時から10〜20秒かかる
。
の電源投入後HDDコントロールマイコン11からレデ
ィー信号すが得られるまで、すなわち、1−I D D
10とホストコンピュータ20との間で信号授受か可
能となるまでには、電源投入時から10〜20秒かかる
。
したがって、ホストコンピュータ20側では、レディー
42号すが得られるまでの期間、レディー用信号ライン
をポーリングしなければならなかった。
42号すが得られるまでの期間、レディー用信号ライン
をポーリングしなければならなかった。
その糸古果、ホストコンピュータ20ではポーリング中
に他の仕事(job)が実行できない問題点があった。
に他の仕事(job)が実行できない問題点があった。
そこで、この発明ではこのような従来の問題点を構成簡
単に解決したものであって、ホストコンピュータにおい
て、待ち時間(HDDかレディー状態となるまでの時間
)を有効に使用できるようにしたハードディスク制御装
置を提案するものである。
単に解決したものであって、ホストコンピュータにおい
て、待ち時間(HDDかレディー状態となるまでの時間
)を有効に使用できるようにしたハードディスク制御装
置を提案するものである。
[問題点を解決するための技術的手段]上述の問題点を
解決するため、この発明においては、データ記録用ハー
ドディスクが1回転する毎に出力される信号を検出する
インデックスセンサと、電源投入後の信号制御を行なう
コントロールマイコン等によって構成されろハードディ
スク制i卸装置において、 電源投入後、信号授受が可能状態となった時点でホスト
コンピュータに対して割込み信号が送出される割込回路
を設け、 該割込回路からの割込信号に基づいて、ホストコンピュ
ータにおいて、信号授受の可能状態を判別させるように
したことを特徴とするものである。
解決するため、この発明においては、データ記録用ハー
ドディスクが1回転する毎に出力される信号を検出する
インデックスセンサと、電源投入後の信号制御を行なう
コントロールマイコン等によって構成されろハードディ
スク制i卸装置において、 電源投入後、信号授受が可能状態となった時点でホスト
コンピュータに対して割込み信号が送出される割込回路
を設け、 該割込回路からの割込信号に基づいて、ホストコンピュ
ータにおいて、信号授受の可能状態を判別させるように
したことを特徴とするものである。
[作 用]
この構成において、ハードディスク制御装置四(DD)
1は電源投入後、ディスクが一定周期で回転するように
なると、HDDコントロールマーイコン11のレディー
信号すがハイレベルに反転する。
1は電源投入後、ディスクが一定周期で回転するように
なると、HDDコントロールマーイコン11のレディー
信号すがハイレベルに反転する。
レディー信号すがハイレベルとなると、割込回路2から
割込信号iとしてローレベル411号か出力される。
割込信号iとしてローレベル411号か出力される。
ホストコンピュータ20側ではこの割込信号iによって
割込処理ルーチンが実行され、HDDlのレディー状態
が判別きれる。
割込処理ルーチンが実行され、HDDlのレディー状態
が判別きれる。
すなわら、ホストコンピュータ20側ではレディー信号
もの状態からHD D 1の信号授受が可能かどうかが
判別され、結局割込信号iとレディー信号tが同時に得
られたときから、HD D 1の割込処理が実行される
。
もの状態からHD D 1の信号授受が可能かどうかが
判別され、結局割込信号iとレディー信号tが同時に得
られたときから、HD D 1の割込処理が実行される
。
したがって、HDDlに電源が投入されてから、ホスト
コンピュータ20との信号授受が可能となるまで、すな
わち、割込信号iがローレベルにされるまでの間は、ホ
ストコンピュータ20側では、他の仕事(job)を実
行することができる。
コンピュータ20との信号授受が可能となるまで、すな
わち、割込信号iがローレベルにされるまでの間は、ホ
ストコンピュータ20側では、他の仕事(job)を実
行することができる。
[実 施 例]
続いて、この発明に係るH D Dの一例をパーソナル
コンピュータに適用した場合につぎ、第1図以下を参照
して詳細に説明する。
コンピュータに適用した場合につぎ、第1図以下を参照
して詳細に説明する。
第1図は、この発明に係るウィンディスク型のHD D
とホストコンピュータとの信号授受を示す図である。
とホストコンピュータとの信号授受を示す図である。
図中、1はハードディスク制御装置(HDD)であり、
このHD D 1は割込回路2、HD Dコントロール
マイコン11、インデックスセンサ12等で構成されて
いる。
このHD D 1は割込回路2、HD Dコントロール
マイコン11、インデックスセンサ12等で構成されて
いる。
割込回路2はノアゲート3、D型フリップフロップ4及
びオーブンコレクタバッファ5で構成されており、この
割込回路2からはホストコンピュータ20のインタラブ
ド端子に割込信号iが出力される。
びオーブンコレクタバッファ5で構成されており、この
割込回路2からはホストコンピュータ20のインタラブ
ド端子に割込信号iが出力される。
インデックスセンサ12では、ハードディスク(図示せ
ず)の回転状態が検出され、この例では1回転する毎に
1個のインデックス信号(パルス)aが出力される。
ず)の回転状態が検出され、この例では1回転する毎に
1個のインデックス信号(パルス)aが出力される。
HDDコントロールマイコン11は、HD D 1に電
源投入後インデックス信号aをモニタし、−定周期(例
えば16 、67m5ec)でハードディスクが回転す
るようになった時点で、レディー信号すがハイレベル信
号として出力される。
源投入後インデックス信号aをモニタし、−定周期(例
えば16 、67m5ec)でハードディスクが回転す
るようになった時点で、レディー信号すがハイレベル信
号として出力される。
以上のような構成のHDD 1において電源投入後から
割込処理動作までを、次に説明する。
割込処理動作までを、次に説明する。
まず、HD D 1に電源が投入されると、HD Dコ
ントロールマイコン11においてインデックス信号aが
モニタされる。
ントロールマイコン11においてインデックス信号aが
モニタされる。
このインデックス信号aが一定周期で入力されるまでは
、すなわち回転が安定するまでは、レディー信号すはロ
ーレベルとされる。
、すなわち回転が安定するまでは、レディー信号すはロ
ーレベルとされる。
したがって、この期間中はD型フリップフロップ4の出
力は反転しない。
力は反転しない。
しかも、電源投入直後はHDDIのリセット回路(図示
せず)からのリセット信号rがハイレベルであるため、
ノアゲート3の出力信号nがローレベルとなってI〕型
ラフリップフロップ4クリヤされ、その結果割込信号i
がハイレベルとなる。
せず)からのリセット信号rがハイレベルであるため、
ノアゲート3の出力信号nがローレベルとなってI〕型
ラフリップフロップ4クリヤされ、その結果割込信号i
がハイレベルとなる。
割込処理は割込信号iがローレベルのときアクティブと
なるため、上述したように割込信号iかハイレベルの間
はHD D 1はレディー状態でないため、ホストコン
ピュータ20においては他の仕事(job)を実行する
ことかできる。
なるため、上述したように割込信号iかハイレベルの間
はHD D 1はレディー状態でないため、ホストコン
ピュータ20においては他の仕事(job)を実行する
ことかできる。
次に、ディスクの回転が安定してインデックス信号aが
一定周期となると、レディー信号すがハイレベルに反転
する。
一定周期となると、レディー信号すがハイレベルに反転
する。
D型フリップフロップ4の入力端子りは抵抗器Rを介し
て電源電圧にプルアップきれているため、クロック端子
ckに入力されるレディー信号すのタイミングでD端子
のレベルがラッチされる。
て電源電圧にプルアップきれているため、クロック端子
ckに入力されるレディー信号すのタイミングでD端子
のレベルがラッチされる。
そのため、D型フリップフロップ4の出力端子Qはハイ
レベルに反転する。
レベルに反転する。
この出力信号はオーブンコレクタバッファ5を介してホ
ストコンピュータ20に割込信号i (ローレベル)と
して出力される。
ストコンピュータ20に割込信号i (ローレベル)と
して出力される。
上述したように、割込信号iがローレベルのときアクテ
ィブとなるから、ホストコンピュータ20側ではこの割
込信号iを受けて始めて、割込処理が実行される。
ィブとなるから、ホストコンピュータ20側ではこの割
込信号iを受けて始めて、割込処理が実行される。
割込み処理ルーチンがコールされると、ドライブセレク
ト信号Cをローレベルとしてレディー信号もの状態、す
なわちレディー信号すがハイレベルかローレベルかが判
別され、ホストコンピュータ20内のメモリにレディー
信号上の状態が格納される。
ト信号Cをローレベルとしてレディー信号もの状態、す
なわちレディー信号すがハイレベルかローレベルかが判
別され、ホストコンピュータ20内のメモリにレディー
信号上の状態が格納される。
このとき、ノアゲート3にはドライブセレクト信号の反
転信号(ハイレベル信号)とリセット信号r(ローレベ
ル信号)が供給されているため、その出力によってD型
フリップフロップ4がクリヤされて、割込信号iがリセ
ット(ハイレベル信号)されることになる。
転信号(ハイレベル信号)とリセット信号r(ローレベ
ル信号)が供給されているため、その出力によってD型
フリップフロップ4がクリヤされて、割込信号iがリセ
ット(ハイレベル信号)されることになる。
すなわち、D型フリップフロップ4は元の状態に戻され
る。
る。
ホストコンピュータ20側は、レディ−信号しによって
、I−IDDIのレディー状態を判別した後、ドライブ
セレクト信号Cがリセット (ハイレノスル13号)さ
れ、割込みルーチン前の状態に戻される。。
、I−IDDIのレディー状態を判別した後、ドライブ
セレクト信号Cがリセット (ハイレノスル13号)さ
れ、割込みルーチン前の状態に戻される。。
このような割込みルーチンを実行することによって、ホ
ストコンピュータ20はHD D Iがレディー状態か
どうかを判別することができる。
ストコンピュータ20はHD D Iがレディー状態か
どうかを判別することができる。
このHDDIのレディー状態はHl) D 1の電源が
オフきれるまで保持されるため、ポストコンピュータ2
0側からはいってもl(D D 1との間で信号授受を
行なうことかできる。
オフきれるまで保持されるため、ポストコンピュータ2
0側からはいってもl(D D 1との間で信号授受を
行なうことかできる。
次に、ホストコンピュータ20にデージ−チェーン等に
よって2台以上のHDDlが接続されている場合につい
て説明する。
よって2台以上のHDDlが接続されている場合につい
て説明する。
ホストコンピュータ20は割込信号iがローレベルにさ
れたとき、どのHDDlがレディー状態となったかを判
別することかでとない。
れたとき、どのHDDlがレディー状態となったかを判
別することかでとない。
そのため、ホストコンピュータ20では第2図に示すよ
うな割込み処理ルーチンを実行させて、どの)(D I
) ]がレディー状態となったかを判別する。
うな割込み処理ルーチンを実行させて、どの)(D I
) ]がレディー状態となったかを判別する。
そこで、第2図に示すように、割込み処理ルーチンは、
まずカウンタNを°゛O″゛に初期設定する(Sl)。
まずカウンタNを°゛O″゛に初期設定する(Sl)。
このカウンタNは、例えばホストコンピュータ20に接
続されているI−(D D Lの個数がn個の場合”
o ”から°゛n−1°°までカウントされるものとす
る。
続されているI−(D D Lの個数がn個の場合”
o ”から°゛n−1°°までカウントされるものとす
る。
次に、ホストコンピュータ20においてはドライブセレ
クト48号Cがローレベルにされる(S2)。すなわち
、第1のHDDコントロールマイコン11(N=0)の
ドライブセレクト信号がセットされる。
クト48号Cがローレベルにされる(S2)。すなわち
、第1のHDDコントロールマイコン11(N=0)の
ドライブセレクト信号がセットされる。
その結果、IIDDコントロールマイコン11がらのレ
ディー48号すの状態がレディー信号しによって判別さ
れ、ホストコンピュータ2o内のメモリにその状態か格
納される(S3)。
ディー48号すの状態がレディー信号しによって判別さ
れ、ホストコンピュータ2o内のメモリにその状態か格
納される(S3)。
ホストコンピュータ20においては、HDDIのレディ
ー状態を判別した後、ドライブセレクト信号Cがハイレ
ベルに戻される(S4)。
ー状態を判別した後、ドライブセレクト信号Cがハイレ
ベルに戻される(S4)。
すなわち、第1のHDDコントロールマイコン11
(N=O)のドライブセレクト48号がリセットされる
。
(N=O)のドライブセレクト48号がリセットされる
。
次に、カウンタNの値かホストコンピュータ20に接続
されているl−[D D 1の数、ずなわら“’n−1
゛と一致しているかどうかが判断きれる(S5)。
されているl−[D D 1の数、ずなわら“’n−1
゛と一致しているかどうかが判断きれる(S5)。
その結果、一致しない場合ばカウンタNが1増加され(
S6) 、再び次のHDDコントロールマイコン11(
N=1)のドライブセレクト信号がセットされる(S2
)。
S6) 、再び次のHDDコントロールマイコン11(
N=1)のドライブセレクト信号がセットされる(S2
)。
その後、上述した割込み処理ルーチンが再び実行される
。
。
カウンタNが85においてホストコンピュータ20に接
続されているf(D D 1のBIl(n−1)と一致
すると、この割込み処理ルーチンは終了する。
続されているf(D D 1のBIl(n−1)と一致
すると、この割込み処理ルーチンは終了する。
以上説明したように、ホストコンピュータ20に複数の
HD D 1が接続されている場合においても、ポスト
コンピュータ20は各HD D 1のレディー状態を判
別することかできる。
HD D 1が接続されている場合においても、ポスト
コンピュータ20は各HD D 1のレディー状態を判
別することかできる。
その結果、ホストコンピュータ20は、HDDコントロ
ールマイコン11からの割込信号iを受付けるまで、他
の仕事(j o b)を実行することがでとる。
ールマイコン11からの割込信号iを受付けるまで、他
の仕事(j o b)を実行することがでとる。
[発明の効果]
以上説明したように、この発明はデータ記録用ハードデ
ィスクが1回転する毎に出力される信号を検出するイン
デックスセンサと、電源投入後の信号制御を行なうコン
トロールマイコン等によって構成されるハードディスク
制御装置において、電源投入後、信号授受が可能状態と
なフた時点でホストコンピュータに夕=j して割込み
信号が送出される割込回路を設け、 該割込回路からの割込信号に基づいて、ホストコンピュ
ータにおいて、信号授受の可能状態を判別させるように
したことを特徴とするものである。
ィスクが1回転する毎に出力される信号を検出するイン
デックスセンサと、電源投入後の信号制御を行なうコン
トロールマイコン等によって構成されるハードディスク
制御装置において、電源投入後、信号授受が可能状態と
なフた時点でホストコンピュータに夕=j して割込み
信号が送出される割込回路を設け、 該割込回路からの割込信号に基づいて、ホストコンピュ
ータにおいて、信号授受の可能状態を判別させるように
したことを特徴とするものである。
したがって、この発明の構成によれば、)(D Dに電
源が投入されてから、HDDコントロールマイコンから
割込信号がホストコンピュータに出力されるまでの間、
すなわち、HDDがレディー状態となるまでの間、ホス
トコンピュータは他の仕事(,1ob)を実行すること
がでとる。
源が投入されてから、HDDコントロールマイコンから
割込信号がホストコンピュータに出力されるまでの間、
すなわち、HDDがレディー状態となるまでの間、ホス
トコンピュータは他の仕事(,1ob)を実行すること
がでとる。
そのため、ホストコンピュータはトIDDのレディー状
態を待つことなく他の仕事(job)を実行しているこ
とかできるので、ホストコンピュータにおいては待ち時
間を有効に使用することができる。
態を待つことなく他の仕事(job)を実行しているこ
とかできるので、ホストコンピュータにおいては待ち時
間を有効に使用することができる。
従って、この発明に係るH D Dは上述したようなパ
ーソナルコンピュータなどに適用して極めて好適である
。
ーソナルコンピュータなどに適用して極めて好適である
。
第1図はこの発明に係るハードディスク制御装置の一例
を示す系統図、第2図は割込処理ルーチンを示すフロー
チャート、第3図は従来のハードディスク制御装置を示
す系統図である。 1・・・ハードディスク制御装置 2・・・割込回路 11・・・ハードディスクドライブ コントロールマイコン 12・・・インチ゛ツクスセンサ a・・・インデックス信号 b・・・レディー信号 C・・・ドライブセレクト信号 i・・・割込信号
を示す系統図、第2図は割込処理ルーチンを示すフロー
チャート、第3図は従来のハードディスク制御装置を示
す系統図である。 1・・・ハードディスク制御装置 2・・・割込回路 11・・・ハードディスクドライブ コントロールマイコン 12・・・インチ゛ツクスセンサ a・・・インデックス信号 b・・・レディー信号 C・・・ドライブセレクト信号 i・・・割込信号
Claims (1)
- (1)データ記録用ハードディスクが1回転する毎に出
力される信号を検出するインデックスセンサと、電源投
入後の信号制御を行なうコントロールマイコン等によっ
て構成されるハードディスク制御装置において、 電源投入後、信号授受が可能状態となった時点でホスト
コンピュータに対して割込み信号が送出される割込回路
を設け、 該割込回路からの割込信号に基づいて、ホストコンピュ
ータにおいて、信号授受の可能状態を判別させるように
したことを特徴とするハードディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32615187A JPH01169773A (ja) | 1987-12-23 | 1987-12-23 | ハードディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32615187A JPH01169773A (ja) | 1987-12-23 | 1987-12-23 | ハードディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169773A true JPH01169773A (ja) | 1989-07-05 |
Family
ID=18184621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32615187A Pending JPH01169773A (ja) | 1987-12-23 | 1987-12-23 | ハードディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169773A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192056A (ja) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | フロッピーディスクインタフェス回路 |
| JPH02186424A (ja) * | 1989-01-12 | 1990-07-20 | Nec Corp | ディスク制御回路 |
| US8230816B2 (en) | 2004-11-24 | 2012-07-31 | Richell U.S.A., Inc. | Freestanding pet barrier |
| US8528257B2 (en) | 2011-03-04 | 2013-09-10 | Richell Corporation | Convertible pet barrier with a connection member |
-
1987
- 1987-12-23 JP JP32615187A patent/JPH01169773A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192056A (ja) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | フロッピーディスクインタフェス回路 |
| JPH02186424A (ja) * | 1989-01-12 | 1990-07-20 | Nec Corp | ディスク制御回路 |
| US8230816B2 (en) | 2004-11-24 | 2012-07-31 | Richell U.S.A., Inc. | Freestanding pet barrier |
| US8528257B2 (en) | 2011-03-04 | 2013-09-10 | Richell Corporation | Convertible pet barrier with a connection member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352045B1 (ko) | 컴퓨터시스템에서전력소모를감소시키기위한방법및장치 | |
| JP2838375B2 (ja) | Scsiディスクドライブパワーダウン装置 | |
| KR960002543B1 (ko) | 주변 장비 제어 장치 | |
| JPS6324505Y2 (ja) | ||
| EP0770952B1 (en) | Power management in an information processing system | |
| JP2007035058A (ja) | コンピュータシステム中の複数のエージェントをコンフィギュレーションする方法及びそのための装置 | |
| US20040215953A1 (en) | Method and apparatus for capturing display characteristic information to achieve faster boot and resume of an information handling system | |
| JPS6217783B2 (ja) | ||
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| JPH01169773A (ja) | ハードディスク制御装置 | |
| JP2538739B2 (ja) | パ―ソナルコンピュ―タシステム | |
| US7290172B2 (en) | Computer system maintenance and diagnostics techniques | |
| JP3401221B2 (ja) | 記憶装置 | |
| JP3401222B2 (ja) | 記憶装置 | |
| JP2569694B2 (ja) | ディスク制御装置 | |
| JP3099746U (ja) | デジタルデータ転送装置 | |
| JPH0228856A (ja) | コンピュータシステム | |
| JP2000293482A (ja) | コンピュータシステム及び同システムに於ける表示制御方法 | |
| JPH04156648A (ja) | レディ信号監視装置 | |
| JPS6174022A (ja) | 電池寿命向上回路 | |
| JP3163021B2 (ja) | コンピュータ | |
| JP2995420B2 (ja) | ネットワークの接続断方式 | |
| JPH04367013A (ja) | 情報処理装置の時計方式 | |
| JPH09128168A (ja) | データ転送方式 | |
| JP2000267946A (ja) | 汎用コンピュータ装置 |