JPH01170041A - 密着ラインセンサ - Google Patents
密着ラインセンサInfo
- Publication number
- JPH01170041A JPH01170041A JP62326960A JP32696087A JPH01170041A JP H01170041 A JPH01170041 A JP H01170041A JP 62326960 A JP62326960 A JP 62326960A JP 32696087 A JP32696087 A JP 32696087A JP H01170041 A JPH01170041 A JP H01170041A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- wiring
- line sensor
- based alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、密着ラインセンサに係り、特に半田接続実装
方式を用いるに好適な配線構成に関する。
方式を用いるに好適な配線構成に関する。
（従来の技術〕
水素化アモルファスシリコンを用いた密着ラインセンサ
は１日経エレクトロニクス（１９８２゜４．２６号Ｐ１
４９〜１６１に記載の様に、配線材料としてＣｒが用い
られ、Ａｕ電極にワイヤボイングにてＩＣを実装してい
る。これを第３図に示す。しかし、ＩＣの実装及び装置
間との接続に用いるＦＰＣを半田接続することと、配線
抵抗を低減することについては配慮されていなかった。
は１日経エレクトロニクス（１９８２゜４．２６号Ｐ１
４９〜１６１に記載の様に、配線材料としてＣｒが用い
られ、Ａｕ電極にワイヤボイングにてＩＣを実装してい
る。これを第３図に示す。しかし、ＩＣの実装及び装置
間との接続に用いるＦＰＣを半田接続することと、配線
抵抗を低減することについては配慮されていなかった。
上記従来技術は、半田実装できる材料で、かつ配線抵抗
を減少することについては配慮されておらず、搭載部品
である駆動ＩＣの回路を複雑にしなければならないとい
う問題があった。
を減少することについては配慮されておらず、搭載部品
である駆動ＩＣの回路を複雑にしなければならないとい
う問題があった。
本発明の目的は、配線材料の膜厚を増加させないで配線
抵抗を低減するとともに、搭載部品である駆動ｒｃの半
田実装を可能にして、安価な駆動ＩＣを用いた密着ライ
ンセンサを提供することにある。
抵抗を低減するとともに、搭載部品である駆動ｒｃの半
田実装を可能にして、安価な駆動ＩＣを用いた密着ライ
ンセンサを提供することにある。
上記目的は、配線材料としてはＣｕを用い、半田実装は
半田くわれの少ないＮｉ−Ｃｒ、Ｎｉ−Ｃｕ等のＮｉ基
合金を用い、半田流れ防止膜として、Ｃｒ、Ｎｉ基合金
の酸化膜を用いることにより、膜厚増加のない配線構造
が達成される。
半田くわれの少ないＮｉ−Ｃｒ、Ｎｉ−Ｃｕ等のＮｉ基
合金を用い、半田流れ防止膜として、Ｃｒ、Ｎｉ基合金
の酸化膜を用いることにより、膜厚増加のない配線構造
が達成される。
このように構成することにより、配線材料の膜厚を増加
させることなく、搭載部品の半田接続を行なうことがで
き、膜応力を小さく抑えられる。
させることなく、搭載部品の半田接続を行なうことがで
き、膜応力を小さく抑えられる。
それにより、ガラス基板へのダメージを与えないで、搭
載部品の半田接続ができる。
載部品の半田接続ができる。
以下、本発明の第１の実施例を第１図により説明する。
ガラス基板１の上にＣｒを１００ＯＡ＠スパツタリング
法で形成し、ホトエツチングプロセスにより島状に加工
し、下部電極２とする。上記基板をプラズマＣＶＤ装置
の反応室に入れ、真空状態で２００”Ｃに加熱する。そ
の後ＳｉＨ４ガスを導入し、グロー放電分解法により、
ａ−８ｉ：Ｈ膜を形成する。その後上記基板をホトエツ
チングプロセスにて島状に加工し受光素子３とする。こ
の上に透明導電膜４であるｉＴｏ等を形成し、ホトエツ
チングプロセスにより加工する。更にその上にプラズ７
ＣＶＤ法により、Ｓ ｉ Ｈ４，ＮＨ，、Ｎ２を用いた
グロー放電分解法によりＰ−８ｉＮの保護膜５をマスク
治具を用いて堆積させる。この上に、配線材料及び半田
接続材料としてＣｒ６を１００ＯＡ＠、Ｃｕ７をＱ、３
〜Ｑ、５μｍ、Ｃｒ８を０．２〜０．５μｍ、Ｎｉ基合
金９を０．３〜１μｍスパッタリング法にて形成する。
法で形成し、ホトエツチングプロセスにより島状に加工
し、下部電極２とする。上記基板をプラズマＣＶＤ装置
の反応室に入れ、真空状態で２００”Ｃに加熱する。そ
の後ＳｉＨ４ガスを導入し、グロー放電分解法により、
ａ−８ｉ：Ｈ膜を形成する。その後上記基板をホトエツ
チングプロセスにて島状に加工し受光素子３とする。こ
の上に透明導電膜４であるｉＴｏ等を形成し、ホトエツ
チングプロセスにより加工する。更にその上にプラズ７
ＣＶＤ法により、Ｓ ｉ Ｈ４，ＮＨ，、Ｎ２を用いた
グロー放電分解法によりＰ−８ｉＮの保護膜５をマスク
治具を用いて堆積させる。この上に、配線材料及び半田
接続材料としてＣｒ６を１００ＯＡ＠、Ｃｕ７をＱ、３
〜Ｑ、５μｍ、Ｃｒ８を０．２〜０．５μｍ、Ｎｉ基合
金９を０．３〜１μｍスパッタリング法にて形成する。
その後。
上記基板を先ず、半田接続部に用いるＮｉ基合金９のみ
、ホトエツチングにて形成する。その後、駆動ＩＣ１２
のロジック側配線部として用いるＣｒ８．Ｃｕ７．が同
一ホトマスクパターンにて形成される。そして最後に、
Ｃｒ ６が、下部電極２と同一配線位置で保護膜５上の
一部迄ホトエッチングにて形成される。ここでＣｒ６は
、受光素子３の散光膜として保護膜５上に部分的に残す
ことも可能である。
、ホトエツチングにて形成する。その後、駆動ＩＣ１２
のロジック側配線部として用いるＣｒ８．Ｃｕ７．が同
一ホトマスクパターンにて形成される。そして最後に、
Ｃｒ ６が、下部電極２と同一配線位置で保護膜５上の
一部迄ホトエッチングにて形成される。ここでＣｒ６は
、受光素子３の散光膜として保護膜５上に部分的に残す
ことも可能である。
次に本発明の第２の実施例を第２図により説明する。こ
こで、Ｐ−８ｉＮの保護膜５を形成する迄は、第１図と
同じである。この上に、配線材料及び半田接続材料とし
てＣｒ６を１００ＯＡ’。
こで、Ｐ−８ｉＮの保護膜５を形成する迄は、第１図と
同じである。この上に、配線材料及び半田接続材料とし
てＣｒ６を１００ＯＡ’。
Ｃｕ ７を０．３〜０．５μｍ、Ｎｉ基合金９を０゜３
〜１μｍスパッタリング法にて形成する。その後、上記
基板に半田接続部に用いない部分のみホトレジストにて
覆い、Ｎｉ基合金の露出部分に。
〜１μｍスパッタリング法にて形成する。その後、上記
基板に半田接続部に用いない部分のみホトレジストにて
覆い、Ｎｉ基合金の露出部分に。
無電解置換Ａｕメツキ９を形成する。その後、レジスト
を除去し、駆動ＩＣ１２の半田接続部及び、ロジック側
配線部として用いるＮｉ基合金９．Ｃｕ７．を同一ホト
マスクパターンにて形成する。
を除去し、駆動ＩＣ１２の半田接続部及び、ロジック側
配線部として用いるＮｉ基合金９．Ｃｕ７．を同一ホト
マスクパターンにて形成する。
そしてその後、第一図と同様にＣｒ６のパターンが形成
される。この後、Ｎｉ基合金９の表面を０２雰囲気で熱
処理（２００℃）またはプラズマ放電処理することによ
り、Ｎｉ基合金表面にち密な酸化膜が形成され、半田流
れ防止膜として用いることができる。
される。この後、Ｎｉ基合金９の表面を０２雰囲気で熱
処理（２００℃）またはプラズマ放電処理することによ
り、Ｎｉ基合金表面にち密な酸化膜が形成され、半田流
れ防止膜として用いることができる。
本発明によれば、半田接続材として、Ｎｉ基合金を用い
たため、プレーナーマグネトロンスパッタ装置で磁束密
度を考慮することなく、半田の拡散の少ないＮｉ材料を
形成できる。
たため、プレーナーマグネトロンスパッタ装置で磁束密
度を考慮することなく、半田の拡散の少ないＮｉ材料を
形成できる。
第１図、第２図は、本発明に係わる密着ラインセンサの
縦断面図、第３図は、従来の密着ラインセンサの縦断面
図である。 ｌ・・・ガラス基板、２・・・下部電極（Ｃｒ）、３・
・・受光素子、４・・・透明導電膜、５・・・保護膜、
６・・・Ｃｒ、７−Ｃｕ、８・・・Ｃｒ、９−Ｎｉ基合
金、１０・・・Ａｕメツキ、１１・・・半田、１２・・
・駆動ＩＣ，１３・・・Ａｕワイヤ、１４・・・Ａｕ。 代理人弁理士 小 川 勝 男（：
縦断面図、第３図は、従来の密着ラインセンサの縦断面
図である。 ｌ・・・ガラス基板、２・・・下部電極（Ｃｒ）、３・
・・受光素子、４・・・透明導電膜、５・・・保護膜、
６・・・Ｃｒ、７−Ｃｕ、８・・・Ｃｒ、９−Ｎｉ基合
金、１０・・・Ａｕメツキ、１１・・・半田、１２・・
・駆動ＩＣ，１３・・・Ａｕワイヤ、１４・・・Ａｕ。 代理人弁理士 小 川 勝 男（：
Claims (1)
- １．半田接続材料としてＮｉ基合金を用いたことを特徴
とする密着ラインセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62326960A JPH01170041A (ja) | 1987-12-25 | 1987-12-25 | 密着ラインセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62326960A JPH01170041A (ja) | 1987-12-25 | 1987-12-25 | 密着ラインセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01170041A true JPH01170041A (ja) | 1989-07-05 |
Family
ID=18193707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62326960A Pending JPH01170041A (ja) | 1987-12-25 | 1987-12-25 | 密着ラインセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01170041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
| JPH0629507A (ja) * | 1992-04-21 | 1994-02-04 | Nec Corp | 演算機能付きフォトダイオード |
-
1987
- 1987-12-25 JP JP62326960A patent/JPH01170041A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03268385A (ja) * | 1990-03-17 | 1991-11-29 | Fujitsu Ltd | はんだバンプとその製造方法 |
| JPH0629507A (ja) * | 1992-04-21 | 1994-02-04 | Nec Corp | 演算機能付きフォトダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554685B2 (ja) | Ｉｃチップを支持基板に接合する方法 | |
| US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
| JPH0364925A (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| JP3156417B2 (ja) | 半導体素子の電極形成方法 | |
| JPH11237406A (ja) | メッキしたプローブ構造 | |
| JPH01170041A (ja) | 密着ラインセンサ | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| WO2023230977A1 (zh) | 布线基板及其制造方法、发光基板及显示装置 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| CN1953157B (zh) | 电子互连及其制造方法 | |
| JPS63119242A (ja) | 基板 | |
| JPH05218268A (ja) | 半導体装置 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JP2001320172A (ja) | 薄膜多層回路基板 | |
| JP3879658B2 (ja) | 電子部品製造方法 | |
| JPS60150636A (ja) | 電力用半導体素子のための接点電極 | |
| JP3723524B2 (ja) | 半導体装置の製造方法 | |
| JPH0685139A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2003013246A (ja) | 半導体装置の電極の製造方法 | |
| JPH04146624A (ja) | 半導体装置の電極の製造方法 | |
| JPS58180054A (ja) | マトリツクス画像表示装置 |