JPH01171367A - 画像データ符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリや電子ファイルシステム等に
用いられる画像データ符号化装置の改良に関する。

従来の技術 例えば電子ファイルシステムでは、図面や文書などの原
稿をイメージスキャナで読み取って２値画像データ（生
画像データと言う）を得て、そのデータをビットマツプ
式の画像メモリに一時格納する。そのあと符号化装置が
メモリから生画像データを１ラインずつ順次読み出して
、１次元ＭＨ符号化や２次元符号化によって冗長度を減
した圧縮画像データに変換する。変換後のデータは所定
のファイル編成様式に則って光ディスク等の媒体に記録
されたシ、あるいはファクシミリで伝送される。

この種のシステムにおいて、原稿画像の幅が様々であっ
ても、幅を一定に揃えた圧縮画像データに変換してファ
イリングしたり伝送する場合がある。具体的には、ある
幅の原稿画像の両サイドを余白化して規定の１ページの
幅に合わせ、その余白付きの画像データを圧縮符号化し
ている。

従来のシステムでは、イメージスキャナで読み取ってメ
モリに一時記憶されている小幅の画像データに対して適
宜幅の余白を付加する処理を、画像メモリに付帯した処
理回路によって行なうようになっている。この処理回路
によって余白を付加した画像データを、次段の符号化装
置によって符号化処理している。

発明が解決しようとする問題点 上述したように従来の構成では、符号化装置の前段に別
の処理回路を設け、それによって画像データに適宜幅の
余白を形成している。この処理回路は符号化装置とは独
立した回路であり、これの回路コストが比較的大きく、
全体のコストダウンの障害になっていた。

この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、符号化装置に簡単な改良を施すことで上
記の余白化処理を符号化処理と同時に内部処理できるよ
うにすることにある。

問題点を解決するだめの手段 そこでこの発明では、画像メモリに格納されている符号
化の対象となる画像データの符号化ライン方向の幅を設
定するための画像幅レジスタと、上記画像データの幅方
向の片側に付加する余白部分の幅を設定するだめの余白
幅レジスタと、１ページの幅領域を順次圧縮符号化する
に際し、まず余白幅レジスタに設定された幅分だけの白
画素信号を変化画素検出回路に導入し、次に上記画像幅
レジスタに設定された幅分だけの画像データを上記画像
メモリから読み出して上記変化画素検出回路に導入し、
次に規定幅の最後まで白画素信号を上記変化画素検出回
路に導入する制御手段とを画像データ符号化装置に付加
した。

作用 上記変化画素検出回路に符号化しようとするデータを順
次導入していく過程で、上記制御手段により、１ライン
ごとに画像データの前後の所定幅分が余白化される。

実施例 第１図は本発明の一実施例による符号化装置の概略構成
を示すもので、この例は２次元ＭＲ符号化を行なう装置
である。

第１図において、１３は前述の画像メモリから読み出し
た原画像データが入力されるラインであり、１はその原
画像データを入力バッファ２や入力バッファ３等に選択
的に供給する選択回路である。

また、４は入力バッファ２および入力バッファ３からそ
れぞれ導入される。画素信号列の変化点の位置（黒から
白、あるいは白から黒への変化画素のアドレス）を検出
する変化画素検出回路、５は入力バッファ２側のデータ
（参照ライン）についての変化点と入力バッファ３側の
データ（参照ライン）についての変化点との組み合せか
ら符号化モードを判定するモード演算回路、６はＲＯＭ
による符号テーブル、７はモード演算回路５の出力に従
って符号テーブル６から読み出された符号出力をワード
単位に揃えるだめのシリアル／パラレル変換回路、８は
符号化データの出カバソファ、９は符号化データを受は
取って処理する側とのインタフェース回路、１０はこの
符号化装置全体を制御するマイクロプログラムコントロ
ーラ、１１はコントローラ１０の制御に必要な演算を実
行する演算回路、１２は画像メモリをアクセスするなど
、原画像データを入力して来る側とのインタフェース回
路である。

上記演算回路１１の構成を第２図に示している。

第２図において、１１１は演算に必要なパラメータを記
憶するレジスタバンク、１１５は算術論理演算回路（Ａ
ＬＵ）　、１１２と１１３はＡ　Ｌ　Ｕ　１１５の入力
レジスタ、１１４は演算結果をレジスタバンク１１１に
入れるための出力レジスタ、１１６はＡＬＵ１１５の演
算結果を左または右にシフトするためのシ７り、１１８
はＡＬＵ１１５の演算結果を一時記憶するレジスタ、１
１９は比較器、１１７は比較器１１９の入力レジスタで
ある。

以上のように構成された符号化装置について、以下にそ
の動作を説明する。

画像データ１３は１ワードごとに参照ライン用の入力バ
ッファ２と符号化ライン用の入カバソファ３にストアさ
れる。リセット制御信号１８．１９がＯＦＦになってい
れば、これら人カバノファ２，３内のデータがそのまま
変化画素検出回路４に送られる。検出回路４はワード内
の変化画素位置を検出し、その検出情報をもとにしてモ
ード演算回路５は符号化モードを判定する。その判定結
果はシリアル／パラレル変換回路７に送られ、該当する
符号データが符号テーブル６から読み出される。

その符号データはビット単位の長さであるから、それを
シリアル／パラレル変換回路７で１６ビツトを１ワード
とするパラレルデータに変換する。そのパラレルデータ
が出力バッファ８にストアされ、インタフェース回路９
の制御信号乙によって次段に転送される。

第３図（ｂ）に示すように、左サイドに付加する余白部
分の長さを０ＢＸ（余白幅）、そのまま符号化する画像
領域の長さをＢＷＤ　（画像幅）、１ラインの長さをＰ
ＷＤ　（規定幅）とする。またライ、ンの先頭が格納さ
れているメモリアドレスをＡＯ１余白化しない第１画素
を含むワードのアドレスをＡ１、同じくラインの右サイ
ドで余白化しない最終の画素を含むワードのアドレスを
Ａ２、ラインの最終アドレスをＡ３とする。

符号化処理の開始前にはレジスタバンク１１１にはＡＯ
ｌＰＷＤ、ＢＷＤ、ＯＢＸの各パラメータが設定されて
いる。まず、先頭アドレスＡＯと余白幅ＯＢＸとからア
ドレスＡ１を演算回路１１内部で演算し、それを比較器
１１９の入力レジスタ１１７に入れる。次に外部の画像
メモリからデータをロードすべく、レジスタ１１８にメ
モリのアドレスをセットする。第１ワードのアドレスは
ＡＯであるから、レジスタ１１８にはレジスタバンク１
１１からＡＯがロードされ、信号１７、インタフェース
回路１２を通して外部に出力される。アドレスＡＯのデ
ータは制御信号加によって、選択回路１を介して入力バ
ッファ２または３に入る。この過程で比較器１１９はア
ドレスＡ１とアドレスＡＯを比較してお、Ｑ、Ａ１’＝
＜ＡＯであるから比較器１１９の出力信号１１０はＯＦ
Ｆである。マイクロプログラムコントローラ１０は、信
号１１０がＯＦＦであるのを内部制御パスｎを通して知
ることができる。この信号１１０がＯＦＦであるときは
、入力バッファ２，３の出力リセット信号１８．１９を
ＯＮにし、１ワ一ド全体を白画素信号Ｉ′ＯＩＩとし、
その′Ｉ　Ｑ　ＩＩ倍信号変化点検出回路４に導入する
。これで１ワードの処理が終了する。第２ワード以降は
、メモリアドレスを示すアドレス１１８の値をインクリ
メントし、信号１１０がＯＮするまでは上記と同じ動作
を繰り返す。

信号１１０がＯＮすると、第３図（ｂ）に示すアドレス
Ａ１のデータを入力することになる。この場合は、まず
データを信号（データバス）１６を通して演算回路１１
のレジスタバンク１１１に入れる。次にＡ　Ｌ　Ｕ　１
１５とシフタ１１６を使って必要なピット数だけ１０″
とする。何ビットゞ１０”にするかは、余白幅ＯＢＸと
ワードサイズから計算する。処理されたデータは、出力
レジスタ１１４にセットされ、信号１６を通して入力バ
ッファ２または３に送られる。またリセット信号１８．
１９はＯＦＦにし、入力バノファ２，３のデータをその
まま変化点検出回路４に導入する。以上の処理により、
第２図（ｂ）の余白幅ＯＢＸの分だけを１０″とし、そ
のあとに画像データを続けた信号列が符号化される。

アドレスＡｌまでのデータ処理が終了すると、比較器１
１９の入力レジスタ１１７にアドレスＡ２をセットし、
比較器出力１１０がＯＮするまでは入力バッファ２，３
のリセット信号１８．１９をＯＦＦにしておく。メモリ
アドレスＡ２のデータを入力すると、比較器出力１１０
がＯＮするので、このデータに対しては演算回路１１で
前述と同じ処理を行なう。以上でメモリアドレスＡ１か
らＡ２まで、先頭と末尾のワード内の一部ピットを余白
化した画像データが符号化される。

次に、比較器１１９の入力バッファ１１７にライン端の
アドレスＡ３をセットし、入力バッファ２゜３のリセッ
ト信号１８．１９をＯＮにする。つまシ変化点検出回路
４に″０１′を導入して符号化処理を行なう。以上の処
理によって１ラインの符号化が第３図（ｂ）に示すよう
な形で行なわれる。これを１ページのライン数分だけ続
けることによシ、ページの左右の任意幅を余白化して符
号化される。

発明の効果 以上詳細に説明したように、本発明の装置においては、
符号化ラインの片側から余白化する画素数、それに続い
て通常の符号化を行なう画素数をレジスタに設定するこ
とで、外部の付加回路を用いずに、符号化装置の内部処
理によって、画像の左右に所定の余白を設けたデータの
符号化が行なえる。これによって、例えばＡ５版サイズ
のページの両端に余白を付けてＡ４版サイズにして符号
化し、それを伝送し、受信側ではＡ４版サイズとして復
号する等の処理が容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例による符号化装置の概略構成
図、第２図は第１図における演算回路１１の概略構成図
、第３図は同装置の動作の説明図である。 １・・・選択回路、２・・・入カバソファ、３・・・入
力バッファ、４・・・変化点検出回路、訃・・モード演
算回路、６・・・符号テーブル、７・・・シリアル／パ
ラレル変換回路、８・・・出力バッファ、９・・・イン
タフェース回路、１０・・・マイクロプログラムコント
ローラ、１１・・・演算回路、１２・・・インタフェー
ス回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 ノｚ０

Claims (1)

【特許請求の範囲】
1. 画像メモリに格納されている符号化の対象となる画像デ
   ータの符号化ライン方向の幅を設定するための画像幅レ
   ジスタと、上記画像データの幅方向の片側に付加する余
   白部分の幅を設定するための余白幅レジスタと、１ペー
   ジの幅領域を順次圧縮符号化するに際し、まず余白幅レ
   ジスタに設定された幅分だけの白画素信号を変化画素検
   出回路に導入し、次に上記画像幅レジスタに設定された
   幅分だけの画像データを上記画像メモリから読み出して
   上記変化画素検出回路に導入し、次に規定幅の最後まで
   白画素信号を上記変化画素検出回路に導入する制御手段
   とを備えたことを特徴とする画像データ符号化装置。