JPH05122537A - 二次元符号化装置 - Google Patents
二次元符号化装置Info
- Publication number
- JPH05122537A JPH05122537A JP28433291A JP28433291A JPH05122537A JP H05122537 A JPH05122537 A JP H05122537A JP 28433291 A JP28433291 A JP 28433291A JP 28433291 A JP28433291 A JP 28433291A JP H05122537 A JPH05122537 A JP H05122537A
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- fifo
- image data
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004904 shortening Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】ＦＩＦＯを介して用意される二値画像データに
対して二次元符号化処理を行う二次元符号化装置におい
て、ホストが関与する時間を短縮し、符号化処理の高速
化をはかる。 【構成】二次元符号化回路５がメモリから読みだそうと
しているデータが参照ラインデータか符号化ラインデー
タのいずれかを示す信号２０２を出力し、メモリ読みだ
し信号２０１と前記２０２信号により、インバータ８と
２つのアンドゲート９，１０から成る回路で参照ライン
用ＦＩＦＯ１の読みだし信号２０５と符号化ライン用Ｆ
ＩＦＯ２の読みだし信号２０４を出力する。これによ
り、画像データ用メモリから二値画像データを取込む符
号化回路が出力するメモリアドレスをホストが管理する
ことなく、かつ、その為のハードウェアなしでＦＩＦＯ
をメモリとして使用することができる。
対して二次元符号化処理を行う二次元符号化装置におい
て、ホストが関与する時間を短縮し、符号化処理の高速
化をはかる。 【構成】二次元符号化回路５がメモリから読みだそうと
しているデータが参照ラインデータか符号化ラインデー
タのいずれかを示す信号２０２を出力し、メモリ読みだ
し信号２０１と前記２０２信号により、インバータ８と
２つのアンドゲート９，１０から成る回路で参照ライン
用ＦＩＦＯ１の読みだし信号２０５と符号化ライン用Ｆ
ＩＦＯ２の読みだし信号２０４を出力する。これによ
り、画像データ用メモリから二値画像データを取込む符
号化回路が出力するメモリアドレスをホストが管理する
ことなく、かつ、その為のハードウェアなしでＦＩＦＯ
をメモリとして使用することができる。
Description
【０００１】
【産業上の利用分野】本発明は、二値画像データの二次
元符号化方式による二次元符号化装置に関し、特にＦＩ
ＦＯから二値画像データを読み込む符号化回路に関す
る。
元符号化方式による二次元符号化装置に関し、特にＦＩ
ＦＯから二値画像データを読み込む符号化回路に関す
る。
【０００２】
【従来の技術】従来の二次元符号化装置の一例を図４に
示す。この場合、画像データ用メモリ１１を１つ具備
し、まず、外部より数ライン分の二値画像データ１０１
が画像データ用メモリ１１に書込まれる。そして、二次
元符号化回路１１より、二次元符号化処理手順にしたが
って、順次参照ラインデータのアドレスまたは符号化ラ
インデータのアドレスがメモリアドレス２０７として出
力され、同時にメモリ読みだし信号２０１が出力され
る。そして、画像データ用メモリ１１から読み込んだ二
値画像データ１０６は二次元符号化回路５で二次元符号
化処理され、符号１０５が出力される。
示す。この場合、画像データ用メモリ１１を１つ具備
し、まず、外部より数ライン分の二値画像データ１０１
が画像データ用メモリ１１に書込まれる。そして、二次
元符号化回路１１より、二次元符号化処理手順にしたが
って、順次参照ラインデータのアドレスまたは符号化ラ
インデータのアドレスがメモリアドレス２０７として出
力され、同時にメモリ読みだし信号２０１が出力され
る。そして、画像データ用メモリ１１から読み込んだ二
値画像データ１０６は二次元符号化回路５で二次元符号
化処理され、符号１０５が出力される。
【０００３】ただし、図４の場合、画像データ用メモリ
１１に蓄積出来るライン数分だけの二値画像データの符
号化処理が終る毎に外部より画像データ用メモリに二値
画像データを書込まなければならず、その処理に必要な
時間が大量のデータを符号化する際に符号化処理時間を
大幅に増加させることになる。
１１に蓄積出来るライン数分だけの二値画像データの符
号化処理が終る毎に外部より画像データ用メモリに二値
画像データを書込まなければならず、その処理に必要な
時間が大量のデータを符号化する際に符号化処理時間を
大幅に増加させることになる。
【０００４】そこで、画像データ用メモリの代りに外部
から入力される二値画像データが逐次処理することが可
能なＦＩＦＯを使った二次元符号化装置の一例を図５に
示す。この場合、参照ライン用，符号化ライン用の２つ
のＦＩＦＯを具備し、まず、参照ライン用ＦＩＦＯ１と
符号化ライン用ＦＩＦＯ２に外部から１ライン分の二値
画像データ１０１が同時に書き込まれる。
から入力される二値画像データが逐次処理することが可
能なＦＩＦＯを使った二次元符号化装置の一例を図５に
示す。この場合、参照ライン用，符号化ライン用の２つ
のＦＩＦＯを具備し、まず、参照ライン用ＦＩＦＯ１と
符号化ライン用ＦＩＦＯ２に外部から１ライン分の二値
画像データ１０１が同時に書き込まれる。
【０００５】一方、アドレスラッチ７には符号化処理を
開始する前に外部ホストによりホストバス２０９を介し
て参照ラインデータの上位アドレスが書込まれる。そし
て、符号化処理が開始されると、符号化回路５からはメ
モリ読みだし信号２０１と二次元符号化処理手順にした
がった符号化ラインデータまたは参照ラインデータの割
込み要求に合わせた符号化ラインデータのアドレスまた
は参照ラインデータのアドレスをメモリアドレス２０７
として出力する。
開始する前に外部ホストによりホストバス２０９を介し
て参照ラインデータの上位アドレスが書込まれる。そし
て、符号化処理が開始されると、符号化回路５からはメ
モリ読みだし信号２０１と二次元符号化処理手順にした
がった符号化ラインデータまたは参照ラインデータの割
込み要求に合わせた符号化ラインデータのアドレスまた
は参照ラインデータのアドレスをメモリアドレス２０７
として出力する。
【０００６】この時、比較器６においてアドレスラッチ
７に設定された値２０６と符号化回路５より出力された
メモリアドレス２０７の上位アドレスを比較し、一致し
た場合は現在符号化回路５が読み込もうとしているデー
タが参照ラインデータであることを示す信号２０８をア
クティブとする。
７に設定された値２０６と符号化回路５より出力された
メモリアドレス２０７の上位アドレスを比較し、一致し
た場合は現在符号化回路５が読み込もうとしているデー
タが参照ラインデータであることを示す信号２０８をア
クティブとする。
【０００７】メモリ読み出し信号２０１と前記信号２０
８が共にアクティブで有る場合には第１アンドゲート９
より出力される参照ライン用ＦＩＦＯ１の読みだし信号
２０５をアクティブとし、メモリ読みだし信号２０１と
前記信号２０８を反転したインバータ８の出力信号２０
９が共にアクティブで有る場合は第２アンドゲート１０
より出力される符号化ライン用ＦＩＦＯ２の読みだし信
号２０４をアクティブとする。
８が共にアクティブで有る場合には第１アンドゲート９
より出力される参照ライン用ＦＩＦＯ１の読みだし信号
２０５をアクティブとし、メモリ読みだし信号２０１と
前記信号２０８を反転したインバータ８の出力信号２０
９が共にアクティブで有る場合は第２アンドゲート１０
より出力される符号化ライン用ＦＩＦＯ２の読みだし信
号２０４をアクティブとする。
【０００８】以上により、信号２０４がアクティブであ
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して２次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化回路５に
おいて２次元符号化処理が行われ、符号１０５が出力さ
れる。
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して２次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化回路５に
おいて２次元符号化処理が行われ、符号１０５が出力さ
れる。
【０００９】
【発明が解決しようとする課題】しかし、図５の場合、
図６に示すように１ライン分のデータを二次元符号化処
理を行う毎に外部ホストよりアドレスラッチ７に参照ラ
インデータのアドレスを設定しなければならず、その間
は符号化処理を行うことができないため、複数のライン
に対して符号化処理を行うためには多くの時間を必要と
する。
図６に示すように１ライン分のデータを二次元符号化処
理を行う毎に外部ホストよりアドレスラッチ７に参照ラ
インデータのアドレスを設定しなければならず、その間
は符号化処理を行うことができないため、複数のライン
に対して符号化処理を行うためには多くの時間を必要と
する。
【００１０】
【課題を解決するための手段】本発明の二次元符号化装
置は、二次元符号化処理を行う際に、現在メモリから読
み込もうとしている二値画像データが参照ラインデータ
か符号化ラインデータを判別する信号を出力する機能を
有している。
置は、二次元符号化処理を行う際に、現在メモリから読
み込もうとしている二値画像データが参照ラインデータ
か符号化ラインデータを判別する信号を出力する機能を
有している。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１，図２は本発明の符号化装置のブロック図であ
る。図１の場合、参照ライン用，符号化ライン用の２つ
のＦＩＦＯを具備し、まず、参照ライン用ＦＩＦＯ１と
符号化ライン用ＦＩＦＯ２に外部から１ライン分の二値
画像データ１０１が同時に書き込まれる。そして、符号
化処理が開始され、符号化回路５が参照ラインデータを
読み込もうとする場合は符号化回路５からはメモリ読み
だし信号２０１と二次元符号化処理に従った参照ライン
データ要求信号２０２をアクティブとする。また、符号
化回路５が符号化ラインデータを読み込もうとする場合
は信号２０１のみをアクティブとする。
る。図１，図２は本発明の符号化装置のブロック図であ
る。図１の場合、参照ライン用，符号化ライン用の２つ
のＦＩＦＯを具備し、まず、参照ライン用ＦＩＦＯ１と
符号化ライン用ＦＩＦＯ２に外部から１ライン分の二値
画像データ１０１が同時に書き込まれる。そして、符号
化処理が開始され、符号化回路５が参照ラインデータを
読み込もうとする場合は符号化回路５からはメモリ読み
だし信号２０１と二次元符号化処理に従った参照ライン
データ要求信号２０２をアクティブとする。また、符号
化回路５が符号化ラインデータを読み込もうとする場合
は信号２０１のみをアクティブとする。
【００１２】そして、信号２０１と２０２が共にアクテ
ィブで有る場合には第１アンドゲート９より出力される
参照ライン用ＦＩＦＯ１の読みだし信号２０５をアクテ
ィブとし、信号２０１と信号２０２を反転したインバー
タ８の出力信号２０３が共にアクティブで有る場合は第
２アンドゲートより出力される符号化ライン用ＦＩＦＯ
２の読みだし信号２０４をアクティブとする。
ィブで有る場合には第１アンドゲート９より出力される
参照ライン用ＦＩＦＯ１の読みだし信号２０５をアクテ
ィブとし、信号２０１と信号２０２を反転したインバー
タ８の出力信号２０３が共にアクティブで有る場合は第
２アンドゲートより出力される符号化ライン用ＦＩＦＯ
２の読みだし信号２０４をアクティブとする。
【００１３】以上により、信号２０４がアクティブであ
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して二次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化処理が行
われ、二次元符号化回路５より、符号１０５が出力され
る。
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して二次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化処理が行
われ、二次元符号化回路５より、符号１０５が出力され
る。
【００１４】図２の場合は、符号化処理が開始される
と、符号化回路５が符号化ラインデータを読み込もうと
する場合は、符号化回路５より出力されるメモリ読みだ
し信号２０１と二次元符号化処理に従った符号化ライン
データ要求信号２０７をアクティブとする。また、符号
化回路５が参照ラインデータを読み込もうとする場合は
信号２０１とのみをアクティブとする。信号２０１と２
０７が共にアクティブである場合には第２アンドゲート
１０より出力される符号化ライン用ＦＩＦＯ２の読みだ
し信号２０４をアクティブとし、信号２０１と信号２０
７を反転したインバータ８の出力信号２１０が共にアク
ティブで有る場合は第１アンドゲートより出力される参
照ライン用ＦＩＦＯ１の読みだし信号２０５をアクティ
ブとする。
と、符号化回路５が符号化ラインデータを読み込もうと
する場合は、符号化回路５より出力されるメモリ読みだ
し信号２０１と二次元符号化処理に従った符号化ライン
データ要求信号２０７をアクティブとする。また、符号
化回路５が参照ラインデータを読み込もうとする場合は
信号２０１とのみをアクティブとする。信号２０１と２
０７が共にアクティブである場合には第２アンドゲート
１０より出力される符号化ライン用ＦＩＦＯ２の読みだ
し信号２０４をアクティブとし、信号２０１と信号２０
７を反転したインバータ８の出力信号２１０が共にアク
ティブで有る場合は第１アンドゲートより出力される参
照ライン用ＦＩＦＯ１の読みだし信号２０５をアクティ
ブとする。
【００１５】以上により、信号２０４がアクティブであ
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して２次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化処理が行
われ、二次元符号化回路５より、符号１０５が出力され
る。
る場合は、符号化ライン用ＦＩＦＯ２から読み出された
二値画像データ１０２がマルチプレクサ３を介して２次
元符号化回路５に読み込まれ、信号２０５がアクティブ
である場合には参照ライン用ＦＩＦＯ１から読み出され
た二値画像データ１０３がマルチプレクサ３を介して２
次元符号化回路５に読み込まれ、２次元符号化処理が行
われ、二次元符号化回路５より、符号１０５が出力され
る。
【００１６】
【発明の効果】本発明により、画像データ用メモリから
二値画像データを取込む二次元符号化回路で、付加回路
なしでＦＩＦＯから二値画像データを取込んで二次元符
号化処理を行うことができ、かつ、図５に示すようにホ
ストが二次元符号化回路から出力されるアドレスを管理
する必要がなくホストの負担が軽減されるため、複数の
ラインに対する符号化処理時間を短縮することが出来る
という効果がある。
二値画像データを取込む二次元符号化回路で、付加回路
なしでＦＩＦＯから二値画像データを取込んで二次元符
号化処理を行うことができ、かつ、図５に示すようにホ
ストが二次元符号化回路から出力されるアドレスを管理
する必要がなくホストの負担が軽減されるため、複数の
ラインに対する符号化処理時間を短縮することが出来る
という効果がある。
【図１】本発明の符号化装置の一実施例を示すブロック
図。
図。
【図２】本発明の符号化装置の他の実施例を示すブロッ
ク図。
ク図。
【図３】本発明の符号化装置の符号化処理の手順を示す
フローチャート。
フローチャート。
【図４】画像データ用メモリを使った従来の符号化装置
の一例を示すブロック図。
の一例を示すブロック図。
【図５】ＦＩＦＯを使った従来の符号化装置の一例を示
すブロック図。
すブロック図。
【図６】従来の符号化装置の符号化処理の手順を示すフ
ローチャート。
ローチャート。
１ 参照ライン用ＦＩＦＯ ２ 符号化ライン用ＦＩＦＯ ３ マルチプレクサ ４ ＦＩＦＯ読み出し制御回路 ５ 二次元符号化回路 ６ 比較器 ７ アドレスラッチ ８ インバータ ９ 第１アンドゲート １０ 第２アンドゲート １１ 画像データ用メモリ
Claims (1)
- 【請求項１】 ＦＩＦＯを介して用意される二値画像デ
ータに対して二次元符号化処理を行う二次元符号化装置
において、二次元符号化処理を行う際に前記ＦＩＦＯか
ら読み込むデータが符号化ラインデータであるか参照ラ
インデータであるかを判別し判別信号を出力する手段を
有することを特徴とする二次元符号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433291A JPH05122537A (ja) | 1991-10-30 | 1991-10-30 | 二次元符号化装置 |
| US08/305,743 US5479165A (en) | 1991-10-30 | 1994-09-14 | Two-dimensional coding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433291A JPH05122537A (ja) | 1991-10-30 | 1991-10-30 | 二次元符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122537A true JPH05122537A (ja) | 1993-05-18 |
Family
ID=17677197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28433291A Pending JPH05122537A (ja) | 1991-10-30 | 1991-10-30 | 二次元符号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5479165A (ja) |
| JP (1) | JPH05122537A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307867A (ja) * | 1994-05-13 | 1995-11-21 | Brother Ind Ltd | 記録データ発生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195771A (ja) * | 1988-01-30 | 1989-08-07 | Nec Corp | 二次元画像符号化装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0229379A3 (en) * | 1985-12-23 | 1989-12-20 | Nec Corporation | Digital picture signal coding/decoding circuit |
| US4837848A (en) * | 1987-03-27 | 1989-06-06 | Netexpress Systems, Inc. | Apparatus for selecting a reference line for image data compression |
| US4839738A (en) * | 1987-04-22 | 1989-06-13 | Advanced Micro Devices, Inc. | Apparatus for decoding facsimile coded data to image data with coding and reference line windowing and color change detection |
-
1991
- 1991-10-30 JP JP28433291A patent/JPH05122537A/ja active Pending
-
1994
- 1994-09-14 US US08/305,743 patent/US5479165A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01195771A (ja) * | 1988-01-30 | 1989-08-07 | Nec Corp | 二次元画像符号化装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5479165A (en) | 1995-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6145263B2 (ja) | ||
| KR870008446A (ko) | 2진 데이타 압축·신장 처리 장치 | |
| JPS5980063A (ja) | フアクシミリの符号化回路 | |
| KR940008389A (ko) | 화상신호처리장치 및 이것을 사용한 정보송수신장치 | |
| JPH0220195B2 (ja) | ||
| JPH05122537A (ja) | 二次元符号化装置 | |
| EP0667619B1 (en) | Information processing apparatus | |
| JPS6333350B2 (ja) | ||
| JP2002077637A (ja) | 画像符号化装置及び画像符号化方法 | |
| JPS6122499B2 (ja) | ||
| JPH0149072B2 (ja) | ||
| JP2899284B2 (ja) | 画像データ符号化装置 | |
| JP2763655B2 (ja) | 半導体集積回路 | |
| JP2574384B2 (ja) | データストリーム発生器 | |
| JP2903214B2 (ja) | 領域指定装置 | |
| JPS6280721A (ja) | キ−入力検出回路 | |
| KR940006833B1 (ko) | 공유자원 억세스 요구 제어장치 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH09148941A (ja) | 算術符号化・復号化装置 | |
| JPH01228375A (ja) | 画像処理ランレングスコード化回路 | |
| JPS6051370A (ja) | 画像情報符号化処理装置 | |
| JPH0695729B2 (ja) | Ｍｒ符号化装置 | |
| JPS63133205A (ja) | プログラマブルコントロ−ラのデ−タ入力方式 | |
| JPS6013502B2 (ja) | 構成制御指定方式 | |
| JPH01108862A (ja) | 符号化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990803 |