JPH0117242B2 - - Google Patents
Info
- Publication number
- JPH0117242B2 JPH0117242B2 JP58017063A JP1706383A JPH0117242B2 JP H0117242 B2 JPH0117242 B2 JP H0117242B2 JP 58017063 A JP58017063 A JP 58017063A JP 1706383 A JP1706383 A JP 1706383A JP H0117242 B2 JPH0117242 B2 JP H0117242B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- shaped
- film
- chip
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Electric Cables (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はチツプ状の電子部品を製造する方法
に関する。
に関する。
（従来技術）
第１図〜第５図はこの発明の背景となつた従来
技術を説明するに好適な例を示したものである。
技術を説明するに好適な例を示したものである。
第１図〜第５図はチツプ状の抵抗体を製造する
例に関し、図にもとずいて以下に説明する。
例に関し、図にもとずいて以下に説明する。
まず、帯状の基板１を準備する。この基板１に
は後で分割することにより個別のチツプ状抵抗体
が得られるように、幅方向にスリツト１ａが形成
されている。
は後で分割することにより個別のチツプ状抵抗体
が得られるように、幅方向にスリツト１ａが形成
されている。
次いで、基板１の一方の主表面、図示したもの
では上面に、基板１の幅方向の両端部に基板１の
長さ方向に沿つてそれぞれ電極２ａ，２ｂが形成
されるよう導電ペーストをスクリーン印刷し、さ
らに基板１の両側面にもその長さ方向に沿つてそ
れぞれ電極３ａ，３ｂが形成されるよう導電ペー
ストをスクリーン印刷し、そののち熱処理するこ
とによつて導電ペーストを焼き付ける。
では上面に、基板１の幅方向の両端部に基板１の
長さ方向に沿つてそれぞれ電極２ａ，２ｂが形成
されるよう導電ペーストをスクリーン印刷し、さ
らに基板１の両側面にもその長さ方向に沿つてそ
れぞれ電極３ａ，３ｂが形成されるよう導電ペー
ストをスクリーン印刷し、そののち熱処理するこ
とによつて導電ペーストを焼き付ける。
そして、電極２ａ，２ｂ間の基板１の上面に、
この電極２ａ，２ｂと一部重なるように抵抗ペー
ストを個々に独立した状態でスクリーン印刷し、
熱処理して焼付けることにより抵抗膜４を形成す
る。さらに、この抵抗膜４の表面を覆うように絶
縁膜５をスクリーン印刷により付与し、次いでス
リツト１ａに沿つて基板１を分割し、チツプ状の
抵抗体をそれぞれ得るというものである。
この電極２ａ，２ｂと一部重なるように抵抗ペー
ストを個々に独立した状態でスクリーン印刷し、
熱処理して焼付けることにより抵抗膜４を形成す
る。さらに、この抵抗膜４の表面を覆うように絶
縁膜５をスクリーン印刷により付与し、次いでス
リツト１ａに沿つて基板１を分割し、チツプ状の
抵抗体をそれぞれ得るというものである。
（従来技術の問題点）
しかしながら、上記した従来方法によれば、電
極２ａ，２ｂと電極３ａ，３ｂを形成するために
それぞれスクリーン印刷を行う工程、または抵抗
体４を形成するためにスクリーン印刷を行う工
程、さらにスクリーン印刷したものをそれぞれ焼
付ける工程があるため、工程数が増えることにな
り、コストアツプの要因となる。また上記した各
工程がそれぞれ独立しており、しかも各工程にお
ける処理条件、たとえば熱処理温度、熱処理時間
が異なるため、その条件を変えなければならず、
工程管理が複雑になる。
極２ａ，２ｂと電極３ａ，３ｂを形成するために
それぞれスクリーン印刷を行う工程、または抵抗
体４を形成するためにスクリーン印刷を行う工
程、さらにスクリーン印刷したものをそれぞれ焼
付ける工程があるため、工程数が増えることにな
り、コストアツプの要因となる。また上記した各
工程がそれぞれ独立しており、しかも各工程にお
ける処理条件、たとえば熱処理温度、熱処理時間
が異なるため、その条件を変えなければならず、
工程管理が複雑になる。
また、電極２ａ，２ｂを銀の焼付電極で構成し
た場合、抵抗膜４を形成する段階で焼付けを行う
と、焼付け時に銀と反応し、抵抗温度特性が変化
するという現象が見られた。
た場合、抵抗膜４を形成する段階で焼付けを行う
と、焼付け時に銀と反応し、抵抗温度特性が変化
するという現象が見られた。
したがつて、この発明は上記した従来の欠点を
改善するためになされたもので、製造工程が簡略
化できるチツプ状電子部品の製造方法を提供する
ことを目的とする。
改善するためになされたもので、製造工程が簡略
化できるチツプ状電子部品の製造方法を提供する
ことを目的とする。
（問題点を解決するための手段）
すなわち、この発明の要旨とするところは、横
方向には、列状に配置された長孔状の貫通孔とこ
の貫通孔の延長線上にこの貫通孔とともに帯状基
板に区画するための切り溝を有する一方、縦方向
には、チツプ状の基板に区画するための切り溝を
有する母基板を準備する工程と、 母基板において区画された各帯状基板の一方の
主表面に焼付膜を形成する工程と、 母基板を活性化処理する工程と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に、各帯状基板の両側
面から所定のスペースをおいてメツキレジスト膜
を形成する工程と、 無電解メツキ処理を行つて母基板において区画
された各帯状基板の両側面およびこの両側面に隣
接する両主表面の両端部に導電膜を形成する工程
と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に形成したメツキレジ
スト膜を剥離する工程と、 母基板を切り溝に沿つて分割し、チツプ状の電
子部品を得る工程、 とからなるチツプ状電子部品の製造方法である。
方向には、列状に配置された長孔状の貫通孔とこ
の貫通孔の延長線上にこの貫通孔とともに帯状基
板に区画するための切り溝を有する一方、縦方向
には、チツプ状の基板に区画するための切り溝を
有する母基板を準備する工程と、 母基板において区画された各帯状基板の一方の
主表面に焼付膜を形成する工程と、 母基板を活性化処理する工程と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に、各帯状基板の両側
面から所定のスペースをおいてメツキレジスト膜
を形成する工程と、 無電解メツキ処理を行つて母基板において区画
された各帯状基板の両側面およびこの両側面に隣
接する両主表面の両端部に導電膜を形成する工程
と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に形成したメツキレジ
スト膜を剥離する工程と、 母基板を切り溝に沿つて分割し、チツプ状の電
子部品を得る工程、 とからなるチツプ状電子部品の製造方法である。
（実施例）
以下、この発明を図示した一実施例に従つて詳
述する。
述する。
第６図はチツプ状電子部品を得るための母基板
を示し、この母基板１０はたとえばセラミツクス
からなる絶縁性のものからなり、長孔状の貫通孔
１１が横方向に列状に配置されている。母基板１
０の一方の主表面には長孔状の貫通孔１１の延長
線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されてい
る。なお、図示しないが母基板１０の切り溝１
２，１３と対応する他方の主表面にそれぞれ切り
溝を形成してもよい。また、切り溝１３のピツチ
は、この切り溝１３に沿つて分割することによつ
て個々のチツプ状の基板の大きさのものが得られ
るように設定している。
を示し、この母基板１０はたとえばセラミツクス
からなる絶縁性のものからなり、長孔状の貫通孔
１１が横方向に列状に配置されている。母基板１
０の一方の主表面には長孔状の貫通孔１１の延長
線上に切り溝１２が形成されている。さらに母基
板１０には縦方向に切り溝１３が形成されてい
る。なお、図示しないが母基板１０の切り溝１
２，１３と対応する他方の主表面にそれぞれ切り
溝を形成してもよい。また、切り溝１３のピツチ
は、この切り溝１３に沿つて分割することによつ
て個々のチツプ状の基板の大きさのものが得られ
るように設定している。
第７図は切り溝１２ａ，１２ｂに沿つて分割さ
れた帯状基板１４を示し、便宜上この帯状基板１
４にもとづいて以下の処理工程を説明する。
れた帯状基板１４を示し、便宜上この帯状基板１
４にもとづいて以下の処理工程を説明する。
まず、帯状基板１４の一方の主表面にたとえば
抵抗ペーストを印刷、塗布などの手段で付与し、
熱処理を行つて焼付ける。
抵抗ペーストを印刷、塗布などの手段で付与し、
熱処理を行つて焼付ける。
第８図は第７図の―線に沿う側面図を示
し、図中１５は帯状基板１４の一方の主表面に形
成した抵抗ペーストの焼付膜である。
し、図中１５は帯状基板１４の一方の主表面に形
成した抵抗ペーストの焼付膜である。
次いで、第９図に示すように、帯状基板１４の
一方の主表面の抵抗ペーストの焼付膜１５の上に
メツキレジスト膜１６を形成し、一方帯状基板１
４の他方の主表面にもメツキレジスト膜１７を形
成する。後述する無電解メツキ処理工程において
無電解メツキ膜が帯状基板１４の両主表面の両端
部にも形成されるように、メツキレジスト膜１
６，１７は帯状基板１４の側面からスペースａ，
ｂをおいてそれぞれ形成される。なお、帯状基板
１４の側面は、母基板１０の貫通孔１１ａ，１１
ｂの一部分である。
一方の主表面の抵抗ペーストの焼付膜１５の上に
メツキレジスト膜１６を形成し、一方帯状基板１
４の他方の主表面にもメツキレジスト膜１７を形
成する。後述する無電解メツキ処理工程において
無電解メツキ膜が帯状基板１４の両主表面の両端
部にも形成されるように、メツキレジスト膜１
６，１７は帯状基板１４の側面からスペースａ，
ｂをおいてそれぞれ形成される。なお、帯状基板
１４の側面は、母基板１０の貫通孔１１ａ，１１
ｂの一部分である。
さらに、無電解メツキ処理を施すことによつて
第１０図に示すように電極となる無電解メツキ被
膜１８ａ，１８ｂが帯状基板１４の両側面および
この両側面に隣接する帯状基板１４の両主表面の
両端部に形成される。この無電解メツキ被膜１８
ａ，１８ｂはたとえばニツケル、銅からなる。
第１０図に示すように電極となる無電解メツキ被
膜１８ａ，１８ｂが帯状基板１４の両側面および
この両側面に隣接する帯状基板１４の両主表面の
両端部に形成される。この無電解メツキ被膜１８
ａ，１８ｂはたとえばニツケル、銅からなる。
つづいて、メツキレジスト膜１６およびメツキ
レジスト膜１７を剥離し、さらに無電解メツキ被
膜１８ａ，１８ｂの上にPb，Pb―Snなどの半田
膜１９ａ，１９ｂを形成する。これは回路基板に
接続固定するとき、半田付けを行いやすくするた
めである。第１１図はこのようにして得られたチ
ツプ状の抵抗体を示す。
レジスト膜１７を剥離し、さらに無電解メツキ被
膜１８ａ，１８ｂの上にPb，Pb―Snなどの半田
膜１９ａ，１９ｂを形成する。これは回路基板に
接続固定するとき、半田付けを行いやすくするた
めである。第１１図はこのようにして得られたチ
ツプ状の抵抗体を示す。
実際にはチツプ状の抵抗体を得るために、無電
解メツキ被膜１８ａ，１８ｂを形成した段階、あ
るいは半田膜１９ａ，１９ｂを形成した段階で、
帯状基板１４にあらかじめ形成していた切り溝１
３に沿つて分割し、チツプ状とする。
解メツキ被膜１８ａ，１８ｂを形成した段階、あ
るいは半田膜１９ａ，１９ｂを形成した段階で、
帯状基板１４にあらかじめ形成していた切り溝１
３に沿つて分割し、チツプ状とする。
上記した実施例では、便宜上、第７図に示した
帯状基板１４にもとづいて各処理工程の説明をし
たが、本発明のチツプ状電子部品の製造方法で
は、母基板１０の状態で焼付膜、メツキレジスト
膜、無電解メツキ被膜および半田膜を各処理工程
で形成した後、切り溝に沿つて分割し、個々のチ
ツプ状の抵抗体を得る。
帯状基板１４にもとづいて各処理工程の説明をし
たが、本発明のチツプ状電子部品の製造方法で
は、母基板１０の状態で焼付膜、メツキレジスト
膜、無電解メツキ被膜および半田膜を各処理工程
で形成した後、切り溝に沿つて分割し、個々のチ
ツプ状の抵抗体を得る。
また、上記した実施例ではチツプ状の抵抗体に
ついて説明したが、その他基板の一方の主表面に
導電膜、磁性膜の焼付膜を形成してもよい。
ついて説明したが、その他基板の一方の主表面に
導電膜、磁性膜の焼付膜を形成してもよい。
第１２図はチツプ状のインダクタンスを示す斜
視図であり、帯状基板１４をたとえばフエライト
からなる磁性体で構成し、焼付膜１５を蛇行状の
導電膜で構成したものである。なお、製造工程例
は上記した実施例とほぼ同一であるので詳細な説
明は省略する。
視図であり、帯状基板１４をたとえばフエライト
からなる磁性体で構成し、焼付膜１５を蛇行状の
導電膜で構成したものである。なお、製造工程例
は上記した実施例とほぼ同一であるので詳細な説
明は省略する。
（発明の効果）
以上説明したように、本発明のチツプ状電子部
品の製造方法によれば、最終の処理工程で母基板
を分割してチツプ状電子部品を得るものなので、
大量生産に適した製造方法であり、しかも一つの
処理工程で母基板の両主表面に電極を形成するこ
とができ、処理工程を減らすことができる。
品の製造方法によれば、最終の処理工程で母基板
を分割してチツプ状電子部品を得るものなので、
大量生産に適した製造方法であり、しかも一つの
処理工程で母基板の両主表面に電極を形成するこ
とができ、処理工程を減らすことができる。
また、焼付工程が一度であり、焼付膜との電気
的接続は無電解メツキ法で処理されるため、高温
にさらされることがなく、温度特性が変化すると
いう不都合が生じない。
的接続は無電解メツキ法で処理されるため、高温
にさらされることがなく、温度特性が変化すると
いう不都合が生じない。
さらに、無電解メツキ被膜の上に半田膜を形成
すれば、回路基板への取付けが容易な構造とする
ことができる。
すれば、回路基板への取付けが容易な構造とする
ことができる。
第１図〜第５図は従来のチツプ状電子部品の製
造方法を説明する斜視図、第６図〜第１１図はこ
の発明にかかるチツプ状電子部品の製造方法の一
例を示す図であり、第６図、第７図は平面図、第
８図〜第１１図は側面図、第１２図はこの発明方
法により得られたインダクタンスの一例を示す斜
視図である。 １０……母基板、１１……貫通孔、１２，１３
……切り溝、１４……帯状基板、１５……焼付
膜、１６，１７……メツキレジスト膜、１８ａ，
１８ｂ……導電膜。
造方法を説明する斜視図、第６図〜第１１図はこ
の発明にかかるチツプ状電子部品の製造方法の一
例を示す図であり、第６図、第７図は平面図、第
８図〜第１１図は側面図、第１２図はこの発明方
法により得られたインダクタンスの一例を示す斜
視図である。 １０……母基板、１１……貫通孔、１２，１３
……切り溝、１４……帯状基板、１５……焼付
膜、１６，１７……メツキレジスト膜、１８ａ，
１８ｂ……導電膜。
Claims (1)
- 【特許請求の範囲】 １ 横方向には、列状に配置された長孔状の貫通
孔とこの貫通孔の延長線上にこの貫通孔とともに
帯状基板に区画するための切り溝を有する一方、
縦方向には、チツプ状の基板に区画するための切
り溝を有する母基板を準備する工程と、 母基板において区画された各帯状基板の一方の
主表面に焼付膜を形成する工程と、 母基板を活性化処理する工程と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に、各帯状基板の側面
から所定のスペースをおいてメツキレジスト膜を
形成する工程と、 無電解メツキ処理を行つて母基板において区画
された各帯状基板の両側面およびこの両側面に隣
接する両主表面の両端部に導電膜を形成する工程
と、 母基板において区画された各帯状基板の一方の
主表面および他方の主表面に形成したメツキレジ
スト膜を剥離する工程と、 母基板を切り溝に沿つて分割し、チツプ状の電
子部品を得る工程、 とからなるチツプ状電子部品の製造方法。 ２ 焼付膜は、抵抗膜、導電膜、磁性膜のうちい
ずれかである特許請求の範囲第１項記載のチツプ
状電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017063A JPS59143304A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017063A JPS59143304A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143304A JPS59143304A (ja) | 1984-08-16 |
| JPH0117242B2 true JPH0117242B2 (ja) | 1989-03-29 |
Family
ID=11933522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017063A Granted JPS59143304A (ja) | 1983-02-03 | 1983-02-03 | チツプ状電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143304A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53146157A (en) * | 1977-05-26 | 1978-12-19 | Toyo Dengu Seisakushiyo Kk | Method of manufacturing chip resistor |
-
1983
- 1983-02-03 JP JP58017063A patent/JPS59143304A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59143304A (ja) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636143B1 (en) | Resistor and method of manufacturing the same | |
| KR910000969B1 (ko) | 칩형 저항기 | |
| US4788523A (en) | Viad chip resistor | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH0329165B2 (ja) | ||
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JPS59143304A (ja) | チツプ状電子部品の製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP3167842B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH0864403A (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPH05152101A (ja) | 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JP3767084B2 (ja) | 抵抗器の製造方法 | |
| JPH04223301A (ja) | 角形チップ抵抗器 | |
| JP3036214B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0645101A (ja) | チップ抵抗器およびその製造方法 | |
| WO2021075222A1 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
| JPH10321401A (ja) | 抵抗器およびその製造方法 | |
| JPH05144602A (ja) | 角形チツプ抵抗器 | |
| JPH03201409A (ja) | Ｎｔｃサーミスタおよびその製造方法 | |
| JPS63177582A (ja) | 混成集積回路装置の製造方法 |