JPH0117267B2 - - Google Patents
Info
- Publication number
- JPH0117267B2 JPH0117267B2 JP56186346A JP18634681A JPH0117267B2 JP H0117267 B2 JPH0117267 B2 JP H0117267B2 JP 56186346 A JP56186346 A JP 56186346A JP 18634681 A JP18634681 A JP 18634681A JP H0117267 B2 JPH0117267 B2 JP H0117267B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- layer
- region
- impurity
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
この発明はP1―N1―P2―N24層構造を持つサ
イリスタのゲート特性の改善に関するものであ
る。
イリスタのゲート特性の改善に関するものであ
る。
従来P1―N1―P2―N2構造を持つサイリスタに
おいてはP1P2層の形成の為にN1型基板の両面よ
りボロン、ガリウム等の不純物を高温で拡散し
P1及びP2層を設け、さらに片側よりリン等の不
純物を拡散してN2層を形成する。
おいてはP1P2層の形成の為にN1型基板の両面よ
りボロン、ガリウム等の不純物を高温で拡散し
P1及びP2層を設け、さらに片側よりリン等の不
純物を拡散してN2層を形成する。
Ｐ型半導体とＮ型半導体のフエルミレベルにつ
いて考えると不純物濃度が高い程Ｐ型半導体では
価電子帯、又Ｎ型半導体では伝導帯に近いところ
にフエルミレベルを生ずるので、PN接合の接触
電位差V0はＰ型Ｎ型どちらの場合でも不純物濃
度が高くなるとV0は大きくなる方向へゆく。従
つてP2―N2ダイオードを考えると、N2層の不純
物濃度勾配は表面周辺部附近の横方向縦方向がほ
ぼ等しいと考えた場合P2層の不純物濃度が高い
方が順方向立ち上り電圧Ｖが高い。
いて考えると不純物濃度が高い程Ｐ型半導体では
価電子帯、又Ｎ型半導体では伝導帯に近いところ
にフエルミレベルを生ずるので、PN接合の接触
電位差V0はＰ型Ｎ型どちらの場合でも不純物濃
度が高くなるとV0は大きくなる方向へゆく。従
つてP2―N2ダイオードを考えると、N2層の不純
物濃度勾配は表面周辺部附近の横方向縦方向がほ
ぼ等しいと考えた場合P2層の不純物濃度が高い
方が順方向立ち上り電圧Ｖが高い。
この場合、シリコン基板の両方の主面より内側
に向つてＰ型となる不純物を拡散するので、表面
より内側に進むにつれて、拡散不純物濃度が低下
する。従つてカソードN2領域層が縦方向で一番
深い位置でP2領域層と交叉して生ずる接合近傍
におけるP2領域層の不純物濃度はゲートP2領域
表面近傍の不純物濃度よりも低い。従つてゲート
に正、カソードに負の電圧を印加した場合、表面
層より遠い内部のPN接合に電流が流れ始め、内
部に向つてエレクトロンが放出される。この為
N2P2N1トランジスタのエミツタN2から放出され
た少数キヤリアであるエレクトロンはエミツタ電
流として有効に働き、ごくわずかなベース電流で
あるゲート電流によつてP1―N1―P2―N2サイリ
スタは導通状態に導かれる。従つてサイリスタを
導通状態に導くに必要な最低のゲート電流である
ゲートトリガー電流（IGT）は非常に小さく、
10μA以下となつてしまう。従来よりIGTを大き
くコントロールする為にカソード領域を拡散法に
て形成する際、あらかじめ、公知の光学的手段を
用いて、シリコン酸化膜に選択的に点状に残して
後N2領域となるリン等を拡散すると部分的にＮ
が入らない領域が生じ、この部分はゲート領域の
P2層が表面に露出した型となる。その後、これ
に電極を形成する際にP2―N2が電極によつて接
続され、シヨートするいわゆるシヨーテツドエミ
ツタ・構造がとられていた。このシヨート領域に
流れるゲート・カソード間の電流は無効電流とな
つて流れるのでシヨート抵抗によつて決る電流分
だけIGTを大きくすることができる。しかしなが
ら数μA〜1mA程度のものは光学的手法の精度及
び拡散コントロール精度の組み合せにより再現性
良く製造することは非常に困難であつた。
に向つてＰ型となる不純物を拡散するので、表面
より内側に進むにつれて、拡散不純物濃度が低下
する。従つてカソードN2領域層が縦方向で一番
深い位置でP2領域層と交叉して生ずる接合近傍
におけるP2領域層の不純物濃度はゲートP2領域
表面近傍の不純物濃度よりも低い。従つてゲート
に正、カソードに負の電圧を印加した場合、表面
層より遠い内部のPN接合に電流が流れ始め、内
部に向つてエレクトロンが放出される。この為
N2P2N1トランジスタのエミツタN2から放出され
た少数キヤリアであるエレクトロンはエミツタ電
流として有効に働き、ごくわずかなベース電流で
あるゲート電流によつてP1―N1―P2―N2サイリ
スタは導通状態に導かれる。従つてサイリスタを
導通状態に導くに必要な最低のゲート電流である
ゲートトリガー電流（IGT）は非常に小さく、
10μA以下となつてしまう。従来よりIGTを大き
くコントロールする為にカソード領域を拡散法に
て形成する際、あらかじめ、公知の光学的手段を
用いて、シリコン酸化膜に選択的に点状に残して
後N2領域となるリン等を拡散すると部分的にＮ
が入らない領域が生じ、この部分はゲート領域の
P2層が表面に露出した型となる。その後、これ
に電極を形成する際にP2―N2が電極によつて接
続され、シヨートするいわゆるシヨーテツドエミ
ツタ・構造がとられていた。このシヨート領域に
流れるゲート・カソード間の電流は無効電流とな
つて流れるのでシヨート抵抗によつて決る電流分
だけIGTを大きくすることができる。しかしなが
ら数μA〜1mA程度のものは光学的手法の精度及
び拡散コントロール精度の組み合せにより再現性
良く製造することは非常に困難であつた。
従つて本発明はIGTを数μA〜1mA程度となる
様に再現性良く製造する手法を提供することが目
的である。
様に再現性良く製造する手法を提供することが目
的である。
前記欠点を解決しIGTを大きくするためには表
面層に無効電流を積極的に流してやれば良いので
表面近傍のP2―N2接合の順方向立ち上り電圧V1
を内部のP2―N2接合の立ち上り電圧V2よりも低
くすれば良い。従つて前述の理由によりゲート電
極の設けられるP2領域表面層の不純物濃度をイ
オンインプランテーシヨン又は拡散法等によりカ
ソード電極の設けられるN2領域層が縦方向の一
番深い位置でP2領域層と交叉して生ずる接合位
置におけるP2領域層の不純物濃度よりも低くな
る様にする。この様にすると表面層近傍のP2―
N2ダイオードの立ち上り電圧は低く、低い電流
領域においてはこの部分に始めに電流が流れるの
で無効電流となり、内部に向つて少数キヤリアの
放出が起らない。従つてIGTを数μA〜1mA程度
に精度良くコントロールすることができる。しか
しながら表面層に低不純物濃度領域による接合を
設けるとダイオードP2―N2は逆方向特性におい
てチヤンネル波形を生ずる心配がある。そこでこ
れをさけるためにカソードN2層とゲートP2層に
よつて生じた接合が表面に露出した線よりも離し
てゲートP2表面にＰ型でかつ高濃度の不純物領
域を持つたP+層を設けることによりチヤンネル
は破断される。しかしこのままではＰ層P-層に
よる電位差を生じ表面電流が流れにくくなる為に
P+層の直下より直接P-層を通さずにN2層からP2
層への少数キヤリアの一放出が起りIGTは小とな
る。そこでＰ型高濃度不純物領域の直下にＮ型反
転層又は埋込領域を設けることによりP+層P2層
を通してN2層からの少数キヤリアの放出がなく
なりP-層とN2層の間だけで無効電流が流れる様
になり前記目的をP2―N2層のチヤンネル現象な
くIGTコントロールを行うことができる。
面層に無効電流を積極的に流してやれば良いので
表面近傍のP2―N2接合の順方向立ち上り電圧V1
を内部のP2―N2接合の立ち上り電圧V2よりも低
くすれば良い。従つて前述の理由によりゲート電
極の設けられるP2領域表面層の不純物濃度をイ
オンインプランテーシヨン又は拡散法等によりカ
ソード電極の設けられるN2領域層が縦方向の一
番深い位置でP2領域層と交叉して生ずる接合位
置におけるP2領域層の不純物濃度よりも低くな
る様にする。この様にすると表面層近傍のP2―
N2ダイオードの立ち上り電圧は低く、低い電流
領域においてはこの部分に始めに電流が流れるの
で無効電流となり、内部に向つて少数キヤリアの
放出が起らない。従つてIGTを数μA〜1mA程度
に精度良くコントロールすることができる。しか
しながら表面層に低不純物濃度領域による接合を
設けるとダイオードP2―N2は逆方向特性におい
てチヤンネル波形を生ずる心配がある。そこでこ
れをさけるためにカソードN2層とゲートP2層に
よつて生じた接合が表面に露出した線よりも離し
てゲートP2表面にＰ型でかつ高濃度の不純物領
域を持つたP+層を設けることによりチヤンネル
は破断される。しかしこのままではＰ層P-層に
よる電位差を生じ表面電流が流れにくくなる為に
P+層の直下より直接P-層を通さずにN2層からP2
層への少数キヤリアの一放出が起りIGTは小とな
る。そこでＰ型高濃度不純物領域の直下にＮ型反
転層又は埋込領域を設けることによりP+層P2層
を通してN2層からの少数キヤリアの放出がなく
なりP-層とN2層の間だけで無効電流が流れる様
になり前記目的をP2―N2層のチヤンネル現象な
くIGTコントロールを行うことができる。
次に本発明の一実施例を図面を用いながら説明
する。まず、基板の比抵抗30〜40Ω・cmのＮ型シ
リコン基板１を化学的に研磨して厚さ250μm程度
とする。次にシリコン基板１の両面よりガリウム
を用いて封管拡散にて1250℃20時間程度拡散し
P1(2)P2(3)層を設ける。ウエハーを高温で酸化し、
シリコン酸化膜を設け、公知の光学的方法により
カソード領域となる部分のみをとり去つた後、リ
ンを用いて1250℃にて拡散層N2(4)となる領域を
設ける。同様に選択的にＮ型埋込領域１０となる
部分をイオンインプランテーシヨン又は拡散にて
設けた後、全面にイオンインプランテーシヨン又
は拡散にて浅いＮ型層を設け拡散を行い反転させ
てP-領域となる表面層８を設ける。さらに同様
にして選択的にP+領域９となる部分へボロンを
用いて拡散を行う。この際順番は不純物濃度・深
さを適当に選ぶことにより変えることができる。
する。まず、基板の比抵抗30〜40Ω・cmのＮ型シ
リコン基板１を化学的に研磨して厚さ250μm程度
とする。次にシリコン基板１の両面よりガリウム
を用いて封管拡散にて1250℃20時間程度拡散し
P1(2)P2(3)層を設ける。ウエハーを高温で酸化し、
シリコン酸化膜を設け、公知の光学的方法により
カソード領域となる部分のみをとり去つた後、リ
ンを用いて1250℃にて拡散層N2(4)となる領域を
設ける。同様に選択的にＮ型埋込領域１０となる
部分をイオンインプランテーシヨン又は拡散にて
設けた後、全面にイオンインプランテーシヨン又
は拡散にて浅いＮ型層を設け拡散を行い反転させ
てP-領域となる表面層８を設ける。さらに同様
にして選択的にP+領域９となる部分へボロンを
用いて拡散を行う。この際順番は不純物濃度・深
さを適当に選ぶことにより変えることができる。
この様にしてえられたシリコンウエハーを通常
の方法にて、素子に構成し、アノード電極５、カ
ソード電極６、ゲート電極７を設けてIGTを測定
した結果P-層を設けるイオンインプランテーシ
ヨンの条件により1μA〜1mA程度の範囲で自由
にIGTをコントロールすることができ、又、
P2N2層ダイオードの逆方向波形にもチヤンネル
はなく良好な結果が得られた。
の方法にて、素子に構成し、アノード電極５、カ
ソード電極６、ゲート電極７を設けてIGTを測定
した結果P-層を設けるイオンインプランテーシ
ヨンの条件により1μA〜1mA程度の範囲で自由
にIGTをコントロールすることができ、又、
P2N2層ダイオードの逆方向波形にもチヤンネル
はなく良好な結果が得られた。
第１図は従来のサイリスタの断面図、第２図は
本発明のサイリスタの断面図を示している。 なお図において、１……シリコン基板、２……
アノードＰ型層、３……ゲートＰ型層、４……カ
ソードＮ型層、５……アノード電極、６……カソ
ード電極、７……ゲート電極、８……P-ゲート
層、９……P+ゲート層、１０……Ｎ型ゲート埋
込層、である。
本発明のサイリスタの断面図を示している。 なお図において、１……シリコン基板、２……
アノードＰ型層、３……ゲートＰ型層、４……カ
ソードＮ型層、５……アノード電極、６……カソ
ード電極、７……ゲート電極、８……P-ゲート
層、９……P+ゲート層、１０……Ｎ型ゲート埋
込層、である。
Claims (1)
- １ 一導電型の半動体基板と、該半動体基板の一
主面に設けられた他の導電型の第１の不純物領域
と、前記半導体基板の他の主面に設けられた前記
他の導電型の第２の不純物領域と、前記第１の不
純物領域の前記一主面側に設けられた前記一導電
型の第３の不純物領域と、前記第１の不純物領域
の前記一主面側に前記第３の不純物領域と接して
設けられ前記第１の不純物領域の前記第３の不純
物領域と接する領域における不純物濃度より低い
不純物濃度を有する前記他の導電型の第４の不純
物領域と、前記第１の不純物領域の前記一主面側
に前記第４の不純物領域と接し前記第３の不純物
領域と離間して設けられた前記他の導電型の高濃
度の第５の不純物領域と、前記第１の不純物領域
内に前記第５の不純物領域の底部と接して設けら
れた前記一導電型の第６の不純物領域と、前記第
５の不純物領域と接して設けられたゲート電極
と、前記第３の不純物領域と接続して設けられた
第１の主電極と、前記第２の不純物領域と接続し
て設けられた第２の主電極とを有することを特徴
とするサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186346A JPS5887869A (ja) | 1981-11-20 | 1981-11-20 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186346A JPS5887869A (ja) | 1981-11-20 | 1981-11-20 | サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887869A JPS5887869A (ja) | 1983-05-25 |
| JPH0117267B2 true JPH0117267B2 (ja) | 1989-03-29 |
Family
ID=16186741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186346A Granted JPS5887869A (ja) | 1981-11-20 | 1981-11-20 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887869A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH549286A (de) * | 1972-09-06 | 1974-05-15 | Bbc Brown Boveri & Cie | Halbleiterbauelement. |
-
1981
- 1981-11-20 JP JP56186346A patent/JPS5887869A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5887869A (ja) | 1983-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3202887A (en) | Mesa-transistor with impurity concentration in the base decreasing toward collector junction | |
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US4298881A (en) | Semiconductor device with double moat and double channel stoppers | |
| JPS5938742B2 (ja) | トランジスタ | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPS6046551B2 (ja) | 半導体スイツチング素子およびその製法 | |
| US3538401A (en) | Drift field thyristor | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| US4089020A (en) | High power semiconductor diode | |
| US4419681A (en) | Zener diode | |
| US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
| US3671821A (en) | Semiconductor controlled rectifier including two emitter regions | |
| JP3718223B2 (ja) | 縦の溝を有する高電圧用の半導体デバイス | |
| US3426253A (en) | Solid state device with reduced leakage current at n-p junctions over which electrodes pass | |
| US3663872A (en) | Integrated circuit lateral transistor | |
| US3634931A (en) | Method for manufacturing pressure sensitive semiconductor device | |
| US4910562A (en) | Field induced base transistor | |
| US3327183A (en) | Controlled rectifier having asymmetric conductivity gradients | |
| JPH0992828A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| US3697830A (en) | Semiconductor switching device | |
| JPS6245709B2 (ja) | ||
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPS621259B2 (ja) | ||
| US3435515A (en) | Method of making thyristors having electrically interchangeable anodes and cathodes |