JPH01173143A - メモリマネージメントユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の目的］ （産業上の利用分野） 本発明はコンピュータにおける固定されたメモリアドレ
ス空間を拡張するために用いるメモリマネージメントユ
ニット（ＭＭＵ）に関する。

（従来の技術） 近年、中、小型コンピュータおよびマイクロコンピュー
タが様々な分野に応用されているが、そのアプリケーシ
ョンソフトウェアの規模およびデータ量は年々膨大なも
のとなってきており、そのため例えば６４にバイトに固
定されたメモリに全てのプログラムを収めきることは難
しくなっている。この問題を解決するために、従来は、
補助記憶装置を用いる方法か、あるいはメモリマネージ
メントユニットを用いる方法が取られている。

まず、補助記憶装置を用いる方法は、主記憶装置に収ま
り切れなくなった膨大なプログラムを分割し、必要とな
る度ごとにその分のプログラムおよびデータを補助記憶
装置から主記憶装置に移し、実行を行なう方法である。

しかしこの方法においては、補助記憶装置と主記憶装置
との間のデータ転送速度か遅いという欠点と、現在主流
となっている半導体メモリに比べて高価になるという聞
届がある。

また、メモリマネージメントユニットを用いる方法は、
物理的アドレス空間を広げる方法で、その代表的な方式
として、ページマツピング方式とバンク切り替え方式が
ある。

ページマツピング方式は、変換テーブルに従って論理ア
ドレスを物理アドレスに変換する方式で、論理アドレス
は１６個程度のページに分解され、各ページごとに１つ
の変換テーブルを持っている。

しかしこの方式は、変換テーブルの初期化の手間および
テーブル変換の手間が、プロセッサに対して大きな負担
となるという問題がある。

バンク切り替え方式は、あるプロセッサ周辺のラッチに
値を書き込むと、書き込んだ瞬間から、特定の論理アド
レスから特定の論理アドレスまでの範囲に割り当てられ
た物理アドレスが別の物理アドレスに切り替えられるよ
うにした方式である。

しかしこの方式も、ページマツピング方式と同様に、切
り替えのためのプログラムがプロセッサに対して大きな
負担となるという問題がある。また、切り替えられるエ
リアがスタックポインタによりスタックとして消費され
るエリアであった場合には、システムは暴走する可能性
がある。

（発明が解決しようとする問題点） このように、従来のメモリマネージメントユニットを用
いて物理的アドレス空間を広げる方法は、ページマツピ
ング方式およびバンク切り替え方式のいずれの方式にお
いても、プロセッサのソフトウェアに対して大きな負担
となるという問題がある。特にバンク切り替え方式にお
いては、スタックポインタ、システムワークエリア等の
入ったバンクを不注意に切り替えてしまう危険もあり、
非常に大きな負担となるという問題がある。

本発明は上記事情を考慮してなされたもので、コンピュ
ータシステムの持つ物理アドレス空間を拡張すると共に
、物理アドレスの拡張に伴うプロセッサの負担を軽減す
るメモリマネージメントユ、ニットを提供することを目
的とする。

［発明の構成１ （問題を解決するための手段） 本発明によるメモリマネージメントユニットは、コンピ
ュータに設けられたプロセッサが実行中のプログラムを
プロセッサと独自にデコードする命令デコーダと、予め
定められた拡張アドレス信号を保持するレジスタと、命
令デコーダからの信号を受けて、レジスタに保持された
拡張アドレス信号を出力するセレクタとを備え、セレク
タからの拡張アドレス信号に基づいて拡張メモリアドレ
ス空間にアクセスすることを特徴とする。

（作　用） 本発明によるメモリマネージメントユニットは、プロセ
ッサが実行中のプログラムを監視し、必要のときに拡張
アドレス信号を出力し、プロセッサの使用可能な物理ア
ドレス空間を拡張する。

（実施例） 本発明の一実施例によるメモリマネージメントユニット
を使用したマイクロコンピュータシステムのブロック図
を第１図に示す。本実施例によるマイクロコンピュータ
システムは、その中心となるＭＰＵ　（マイクロプロセ
ッサユニット）１と、プログラムデコード型のメモリマ
ネージメントユニット２と、主記憶装置３．４．５とを
有しており、主記憶装置３，４．５からＭＰＵＩに機械
語命令を取り込んだり、ＭＰＵＩと主記憶装置３゜４．
５や外部周辺回路とのデータのやり取りに用いるデータ
バスＤＢによって相互に接続されている。

そしてＭＰＵＩが実行するプログラムは、ＭＰＵ１から
出力されるアドレスバスＡＢとメモリマネージメントユ
ニット１から出力される拡張されたアドレスバスＥＡＢ
とによって指定される主記憶装置３．４．５内のアドレ
スから読み出され、実行される。さらに、ＭＰＵ１にと
って人力か出力かといったデータバスＤＢ上の信号の方
向や、人出力を行なっているデータかそれとも実行する
プログラムかといったデータバスＤＢ上の信号の性質を
、主記憶装置３，４．５および外部周辺機器が識別する
ためのコントロール信号Ｃ８が、ＭＰＵＩからメモリマ
ネージメントユニット２および主記憶装置３．４．５に
出力されている。

通常のマイクロコンピュータシステムにおいては、メモ
リマネージメントユニット２およびマネージメントユニ
ット２から出力される拡張されたアドレスバスＥＡＢが
無く、その場合は、本技術分野に関わる者にとっては全
く常識的な接続法である。

次に、本発明の一実施例によるメモリマネージメントユ
ニットのブロック図を第２図に示す。本実施例によるメ
モリマネージメントユニットは、第１図に示されたマイ
クロコンピュータシステムに使用されたもので、命令デ
コーダ６、レジスタ７およびセレクタ８から構成されて
いる。

命令デコーダ６は、第１図に示されたＭＰＵＩが周辺制
御のために出力するコントロール信号Ｃ８およびデータ
バスＤＢに接続されており、コントロール信号Ｃ８を参
照しつつ、データバスＤＢ上の現在ＭＰＵＩが実行中の
プログラムをデコードするデコーダである。

またレジスタ７は、同じくコントロール信号Ｃ８および
データバスＤＢに接続され、拡張されたアドレスバスＥ
ＡＢに出力する値を保持するラッチである。

そしてセレクタ８は、命令デコーダ６およびレジスタ７
に接続され、命令デコーダ６からの信号ＥＡＯＮを受け
て、レジスタ７に保持された値を拡張されたアドレスバ
スＥＡＢに出力する、拡張されたアドレスバスＥＡＢの
ビット数分のセレクタである。各セレクタ８は、それぞ
れ例えば第２図に示すようにインバータ８ａ、アンドゲ
ート８ｂ１８ｃ１オアゲート８ｄで構成されている。

アンドゲート８ｂの一方の入力端には命令デコーダ６か
らの信号ＥＡＯＮが直接入力され、他方の入力端には接
地電圧が入力されている。アンドゲート８ｃの一方の入
力端には信号ＥＡＯＮがインバータを介して入力され、
他方の入力端にはレジスタ７からの信号が入力されてい
る。ノアゲート８ｄの入力端にはアントゲ−）８ｂ、８
ｃの出力端が接続されている。

次に、動作を説明する。但し本実施例においては、説明
を簡単にするために、スタック（Ｓｔａｃｋ）処理を行
なう命令のみデコードを行なうこととする。これは、最
近のアーキテクチャを持つコンピュータが全てスタック
ポインタを備えているため、この方面の技術に関わりを
持つ技術者に対して、理解しやすいことを考慮したもの
である。

通常の動作中、ＭＰＵＩが命令コードを主記憶装置３，
４．５から取り込む場合、データを主記憶装置３．４．
５から読む場合、またデータを主記憶装置３，４．５へ
書く場合、拡張されたアドレスバスＥＡＢには“０”信
号が出力される。このためメモリマネージメントユニッ
ト２が全く使用されていない場合と全く同じ主記憶装置
が選択される。

ここへレジスタスッタク保存、サブルーチンコール、サ
ブルーチンからのリターン（Ｒｅｔｕｒｎ　）命令が実
行された場合、メモリマネージメントユニット２内に設
けられ、ＭＰＵ１とは独立してデコードしている命令デ
コーダ６が、デコードした命令が主記憶装置３，４．５
からＭＰＵＩに取り込まれ実行されている命令であるこ
とをコントロール信号Ｃ８から確認し、スタックに関す
る処理命令であることをデータバスＤＢの内容から認識
する。その後、スタックポインタの値がアドレスバスＡ
Ｂに出力されるタイミングを見計らって、命令デコーダ
６からセレクタ８に出力されるＥＡＯＮ信号が、通常の
ハイ（Ｉｌｌｇｈ　）レベルがらロウ（Ｌｏｗ）レベル
に切り替えられる。このことにより、先に設定されてい
るレジスタ７の内容が、セレクタ８を通って、拡張され
たアドレスバスＥＡＢに出力され、スタック使用時のみ
別の物理アドレスを持つ主記憶が選択される。すなわち
、命令デコーダ６から出力されるＥＡＯＮ信号により拡
張されたメモリアドレス空間にアクセスすることができ
る。

上記の場合、デコードする命令をスタック処理命令とし
たが、サブルーチンコール命令をデコードすることによ
り、次の命令取り込みからリターン命令をデコードする
までの命令取り込み時に拡張アドレス信号を出し、これ
によってサブルーチン実行時に別の物理アドレスを選択
することが可能である。

このようにして、メモリマネージメントユニット２は、
その命令デコーダ６によって、データバスＤＢに出力さ
れる信号とＭＰＵＩの周辺制御のためのコントロール信
号Ｃ８を常時監視し、ＭＰＵ１の命令をデコードするこ
とにより、アドレス信号を拡張すべき命令が実行された
場合に、アドレスバスＡＢに該当する信号が出力される
タイミングと同期して、拡張された補助アドレス信号を
出力する。

従って、本実施例によるメモリマネージメントユニット
２により、ＭＰＵＩの使用可能な物理アドレス空間を拡
張することＪ（できると共に、従来のメモリマネージメ
ントユニットを用いた場合と比べると、メモリマネージ
メントユニット２自身が、現在実行中のプログラムを監
視し、必要のときに拡張されたアドレス信号を出力する
ために、メモリマネージメントユニット２には必要最低
限の初期設定以外に一切の負担がかからない。しかも、
従来のメモリマネージメントユニットの設定に使用した
プログラム用メモリエリアも、本実施例によるメモリマ
ネージメントユニット２においては、かなりの部分を削
除することが可能となる。

また、本実施例においては、スタック領域とデータ領域
とを同じ論理アドレス空間に割り当てることができるた
め、スタックの領域について、ソフトで特に配慮するこ
となくプログラム可能であり（その分だけデータ領域を
広く取ることができる。使用するＭＰＵ１により最適な
命令をデコードすれば、さらに物理アドレス空間を広げ
、有効にメモリを活用することができる。

なお、上記実施例においては、メモリマネージメントユ
ニット２によってデコードされる命令をスタック処理命
令とし、拡張された補助アドレス信号を出力するタイミ
ングとしては、アドレスバスＡＢにスタックポインタの
値が出力される時としたが、特定アドレスへの分枝命令
をデコードし、その次からの機械語命令を主記憶装置か
ら取り込むタイミングで拡張アドレスを出力する等、応
用範囲は広い。

［発明の効果］ 以上の通り本発明によれば、コンピュータシステムの持
つ物理アドレス空間を拡張すると共に、物理アドレスの
拡張に伴うプロセッサの負担を軽減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるメモリマネージメント
ユニットを使用したマイクロコンピュータシステムのブ
ロック図、第２図は同メモリマネージメントユニットを
示すブロック図である。 １・・・ＭＰＵ、２・・・プログラムデコード型メモリ
マネージメントユニット、３，４．５・・・主記憶装置
、６・・・命令デコーダ、７・・・レジスタ、８・・・
セレクタ。 出願人代理人　　佐　　藤　　−雄

Claims (1)

1. 【特許請求の範囲】 コンピュータにおける固定されたメモリアドレス空間と
   、拡張した拡張メモリアドレス空間を用いるメモリマネ
   ージメントユニットにおいて、前記コンピュータに設け
   られたプロセッサが実行中のプログラムを前記プロセッ
   サと独自にデコードする命令デコーダと、 予め定められた拡張アドレス信号を保持するレジスタと
   、 前記命令デコーダからの信号を受けて、前記レジスタに
   保持された前記拡張アドレス信号を出力するセレクタと
   を備え、 前記セレクタからの拡張アドレス信号に基づいて前記拡
   張メモリアドレス空間にアクセスすることを特徴とする
   メモリマネージメントユニット。