JPH01173498A - リードオンメモリ用チェック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードオンメモリ用チェック回警に係り、と
（に複数のリードオンメモリの良否を有効にチェックす
るためのリードオンメモリ用チェック回路に関する。

〔従来の技術〕

半導体メモリは、重要な情報を比較的長時間記憶するた
めのものであることから、その良否判定については、リ
ードオンメモリ（以下、単に「ＲＯＭＪという）用のチ
ェック回路を用いて厳格に行われている。

この場合、複数個すべてのＲＯＭ素子のチェックサムを
とり良否を判断すると、膨大な時間が費やされることか
ら、これを防ぐため、特にプリンタ等の電源投入から動
作開始までに長い時間をとることが許されないような装
置においては、マイクロプロセッサのプログラム等によ
り、複数個のＲＯＭ素子の中からあらかじめ特定された
ひとつのＲＯＭ素子のチェックサムをとってその良否を
判断するという手法が採られている。

〔発明が解決しようとする問題点〕

しかしながら、上記従来例においては、プログラムによ
って特定されたＲＯＭ素子以外のＲＯＭ素子に不良が存
在していてもチェック対象外となる、という不都合があ
った。

〔発明の目的〕

本発明の目的は、かかる従来例の有する不都合を改善し
、とくに総てのＲＯＭ素子のチェックを比較的短時間に
有効に行うことのできるリードオンメモリ用チェック回
路を提供することにある。

〔問題点を解決するための手段〕

本発明では、乱数信号を発生する乱数発生回路部と、乱
数信号に基づいて複数個のリードオンメモリ素子の中か
らひとつを選ぶメモリ選択回路部と、このメモリ選択回
路部により選ばれたリードオンメモリ素子のチェックサ
ムをとり、その良否を判断するチェック回路部とを備え
る、という構成を採っている。これによって前述した目
的を達成しようとするものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図に基づいて説明する。

この第１図の実施例は、乱数を発生する乱数発生手段と
してのリードオンメモリ回路部１と、乱数に基づいて複
数個のり−ドオンメモリ素子１０の中からひとつを選ぶ
メモリ選択回路部２と、このメモリ選択回路部２により
選ばれたリードオンメモリ素子１０のチェックサムをと
って良否を判断するチェック回路部３とを備えている。

メモリ選択回路２は、電源投入と同時に動作を開始する
。この場合、リードオンメモリ（以下、ｒＲＷＭＪとい
う）回路部１に対してアドレス情報Ａが出力され、この
アドレス情報Ａで指示された番地のデータＢを取り込む
。例えば、ＲＯＭ素子１０が１１〜１４までの４素子の
場合、取り込んだデータＢの下２ビットによってＲＯＭ
素子１１〜１４のどれを選ぶかを決定する。取り込まれ
たデータは、電源投入時に偶然ＲＷＭ回路部１に存在し
た値であり電源投入ごとに、異なる値、すなわち−種の
乱数となるため４つのＲＯＭ素子１１〜１４はどれも同
一の確立で選択されることになる。次に選択回路部ｌは
選ばれたＲＯＭ素子のチェックサムをとり、ＲＯＭ素子
１１〜１４の良否を判断する作業を行なう。

〔発明の効果〕

以上のように本発明によると、すべてのＲＯＭ素子に対
して不良の有無を比較的短時間に有効にチェックするこ
とができるという従来にない優れたリードオンメモリ用
チェック回路う提供するとこができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・乱数発生手段としてのリードオンメモリ回路部
、２・・・メモリ選択回路部、３・・・チェック回路部
、１０・・・ＲＯＭ素子部、１１〜１４・・−ＲＯＭ素
子。 特許出願人　日　本　電　気　株式会社代理人　弁理士
　　　高　　橋　　　勇第１図

Claims (1)

【特許請求の範囲】
1. （１）、乱数信号を発生する乱数発生回路部と、乱数信
   号に基づいて複数個のリードオンメモリ素子の中からひ
   とつを選ぶメモリ選択回路部と、このメモリ選択回路部
   により選ばれたリードオンメモリ素子のチェックサムを
   とり、その良否を判断するチェック回路部とを備えたこ
   とを特徴とするリードオンメモリ用チェック回路。