JPH01173742A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、面付は実装の半導
体装置に適用して有効な技術に関するものである。

〔従来技術〕

面付は実装の半導体装置の一つに、半導体チップをテー
プキャリアのリードにＴ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔ
−ｏ＋＊ａｔｅｄ　Ｂｏｎｄｉｎｇ）法で接続し、この
後半導体チップ及びリードをテープから切り離して形成
した半導体装置（以下、ＴＡＢ法で接続したリードを含
めた半導体装置全体を、嘔にＴＡＢという）がある。Ｔ
ＡＢは、半導体チップをパッケージで封止した半導体装
置に較べて非常に小型であり、かつその厚さが薄いとい
うメリットがある。このＴＡＢの実装は、プリント基板
上に複数個配列し、それぞれのＴＡＢのリードをプリン
ト基板上の信号配線に接続することにより行っていた。

〔発明が解決しようとする問題点〕

本発明者は、前記ＴＡＢを検討した結果、次の問題点を
見出した。

すなわち、前記ＴＡＢは、実装基板上に１個づつ並べる
ようにして実装されるため、１個のＴＡＢが小型であっ
ても実装面積が大きくなるという問題があった。

また、ＴＡＢのリードが曲り易いため、その取り扱いや
実装が難しいという問題があった。

また、複数のＴＡＢが個別にプリント基板の信号配線に
接続されるため、プリント基板とＴＡＢとの接続点の数
が非常に多く、このことから実装コストが高くなり、ま
たＴＡＢとプリント基板との接続の信頼性の低下を招く
という問題があった。

また、プリント基板上にＴＡＢが１個づつ並べるように
実装されていたため、プリント基板上における部品点数
が多く、それらＴＡＢのテストに要するコストが高くな
るという問題があった。

また、前記のように、プリント基板上におけるＴＡＢの
数すなわち部品点数が多いため、システムの信頼性が低
下するという問題もあった。

本発明の目的は、実装密度を高くした半導体装置を提供
することにある。

本発明の他の目的は、ＴＡＢの取り扱いを容易にした半
導体装置を提供することにある。

本発明の他の目的は、プリント基板とＴＡＢの接続点の
数を低減した半導体装置を提供することにある。

本発明の他の目的は、プリント基板上における部品の数
を少くすることができる半導体装置を提供することにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、内部が空胴で箱状の絶縁体からなる密封容器
の外表面部の所定位置に複数の実装用電極を設け、前記
密封容器の側部で複数個の半導体チップ（ＴＡＢ）のそ
れぞれのリードを支持し、かつ複数個の半導体チップ（
”１’ＡＢ）の間に間隙又は絶縁体を介在させて積層し
、それぞれの半導体チップ（ＴＡＢ）の同じ信号が入出
力されるリート同志を前記密封容器に設けられた一つの
実装用電極に′上気的に接続したものである。

〔作用〕

上述した手段によれば、半導体装置の密封容器の中に複
数個の半導体チップ（ＴＡＢ）が積層されているため、
はぼ１個の半導体チップ（ＴＡＢ）の実装面積で複数個
の半導体チップ（ＴＡＢ）を実装することができるので
、プリント基板上における実装密度を高くすることがで
きる。また、半導体チップ（ＴＡＢ）が密封容器の中に
封止されているので、取り扱い時や実装時にリードが曲
ることがなく、取り扱いや実装を容易に行うことができ
る。また、複数個の半導体チップ（ＴＡＢ）の同じ信号
が入出力されるリード同志が、前記密封容器に設けられ
た一つの実装用ｍＸを通してプリント基板上の一つの信
号配線に接続されるので、プリント基板と半導体チップ
（ＴＡＢ）の接続点の数を低減することができる。また
、半導体装置の密封容器の中に複数個の半導体チップが
密封されているので、プリント基板上における部品の数
を少くすることができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は、本発明の一実施例の半導体装置の斜視図、 第２図は、第１図の半導体装置を■の方向から見たとき
の正面図、 第３図は、第１図の半導体装置の■−■切断線における
断面図、 第４図は、第３図に示した断面図の破線■で囲んだ部分
を拡大して示した断面図である。

第１図乃至第３図において、１は本発明の一実施例の半
導体装置であり、３は半導体装置１の密封容器、２は半
導体装置１の実装用電極、４は密封容器３の中に密封し
た状態で設けられた複数個の半導体チップ、５は半導体
チップ４のリードである。リード５は、応力を緩和する
ための曲げ部５Ａを有している。リード５と半導体チッ
プ４は、金（Ａｕ）又は金（Ａ　ｕ　）とスズ（Ｓ　ｎ
）の合金からなるバンプ電極９を介して、ＴＡＢ法で接
続したものである。半導体チップ４の寸法の一例を示す
と１幅が４　ｍ　ｍ、長さが１５ｍｍである。リードを
含めたＴＡＢ全体の長さは、２０ｍｍである。６は半導
体装置１が搭載されるプリント基板であり、７はプリン
ト基板６の上の信号配線である。第２図及び第３図に示
したように、前記密封容器３は、蓋部材３Ａと、上から
見たときの形状が四角形リング状をした中間部材３Ｂ、
３Ｃ，３Ｄ、３Ｅと、底部材３Ｆを積層した構造からな
り、内部が空胴で箱状をしている。また、底部材３Ｆは
、底面の縁の部分が中央の部分より下の方へ出た形状に
なっている。前記中間部材３Ｂ、３Ｃ。

３Ｄ、３Ｅのそれぞれの厚さは、例えば４００〜５００
μｍである。前記蓋部材３Ａ、中間部材３Ｂ、３Ｃ，３
Ｄ、３Ｅ、底部材３Ｆのそれぞれは、セラミックやガラ
スエポキシ樹脂等の絶縁体からなり、蓋部材３Ａと中間
部材３Ｂの間、中間部材３Ｂと中間部材３Ｃの間、中間
部材３Ｃと中間部材３Ｄの間、中間部材３Ｄと中間部材
３Ｅの間、中間部材３Ｅと底部材３Ｆの間でＴＡＢのリ
ード５を挟持している。そして、それぞれの半導体チッ
プ４の間は、間隙を設けて絶縁している。前記蓋部材３
Ａと中間部材３Ｂの間、中間部材３Ｂと中間部材３Ｃの
間、中間部材３Ｃと中間部材３Ｄの間、中間部材３Ｄと
中間部材３Ｅの間、中間部材３Ｅと底部材３Ｆの間は、
樹脂からなる絶縁性の接着剤８で接着するとともに、封
止している。

前記実装用電極２は、ＴＡＢのリード５と同じ間隔で、
密封容器３の両端部の外表面の所定位置に設けである。

実装用電極２は、銅層２Ｂとこの表面に形成した半田層
２Ａとからなっている。そして、前記銅層２Ｂは、蓋部
材３Ａと、中間部材３Ｂ、３Ｃ，３Ｄ、３Ｅと、底部材
３Ｆのそれぞれの両端部の所定位置の上面から側面を通
って下面まで、コの字状に形成しである。このコの字状
をした銅層２Ｂと銅層２Ｂで挟持するようにしてリー１
り５を実装用電極２に接続している。第４図に示すよう
に、銅層２Ｂは、銅箔２２と、銅メツキ層２１とからな
っている。銅箔２２は、蓋部材３Ａ、中間部材３Ｂ、３
Ｃ，３Ｄ、３Ｅ、底部材３Ｆのそれぞれの端部の上面及
び下面に形成してあり、銅メツキ層２１は、ｉＩｆ記上
面上面面の銅箔２２の表面形成され、またそれら上面と
下面の銅箔２２の間を接続するように、蓋部材３Ａ、中
間部材３　Ｂ　ｒ　３　Ｇ　＋３Ｄ、３Ｅ及び底部材３
Ｆの側面に形成しである。

銅箔２２の膜厚は１例えば１８μｍ程度であり、銅メツ
キ層２１の膜厚は、例えば１０μｍ程度である。

銅メツキ層２１とリード５の間は、低融点半田あるいは
導電性ペースト１０で接続している。第２図及び第３図
に示すように、半田層２Ａは、蓋部材３Ａ、中間部材３
Ｂ、３Ｇ、３Ｄ、３Ｅ、底部材３Ｆのそれぞれの銅層２
Ｂの露出している表面と、リード５の端面に形成されて
、それぞれの間を接続している。そして、それぞれの半
導体チップ４の同じ信号が入出力されるリード５同志は
、一つの実装用電極２に接続され、またそれぞれの実装
用電極２は、第３図に示すように、プリント基板６の上
の信号配線７に、融点が１８３℃の低融点半田１６で接
続されている。なお、それぞれの半導体チップ４には、
５個の半導体チップ４の中の１個を選択するための信号
（チップセレクト信号）が入力されるリード（以下、チ
ップセレクトピンという）５が設けられ、このリード５
は実装用電極２を介して、チップセレクト信号を伝達す
る信号配線７に接続されている。ここで、それぞれの半
導体チップ４の中に、半導体チップ４を選択するための
デコーダ回路が搭載されており、かつ１個の密封容器３
の中の半導体チップ４の個数すなわちＴＡＢの個数が５
個の場合には、それぞれの半導体チップ４にチップセレ
クトピン５を３本ずつ設け、それぞれのチップセレクト
ピン５を実装用電極２に接続し、この実装用電極２をチ
ップセレクト信号を伝達する信号配線に接続する。この
場合、チップセレクト信号を入力するための実装用電極
２及び信号配線７は、３本である。一方、半導体チップ
４の中に、半導体チップ４を選択するためのデコーダ回
路が設けられていない場合には、それぞれの半導体チッ
プ４に一本ずつチップセレクトピン４を設け、そして−
本の実装用電極２には一本のチップセレクトピン５が接
続されるようにする。すなわち、５個の半導体チップ５
が密封された密封容器３では、チップセレクト信号を人
力するための実装用電極２がＳ本設けられることになる
。そして、このチップセレクト信号を入力するための実
装用電極５を、それぞれチップセレクト信号を伝達する
信号配線７に接続する。

この場合、チップセレクト信号を入力するための実装用
電極２及び信号配線７は５本である。なお、実装用電極
２の一部が密封容器３の上面にも設けられているため、
プリント基板６を密封容器３の下面だけでなく、上面に
も接続することができる（両面実装）。

次に、本実施例の半導体装置１の製造方法を説明する。

第５図乃至第２２図は、本実施例の半導体装置１の製造
方法を説明するための図である。

まず、第５図乃至第９図を用いて、本実施例の半導体装
置１の底部材３Ｆの製造工程を説明する。

第５図乃至第８図は、底部材３Ｆの製造工程における斜
視図、 第９図は、第８図のＩＸ−ＩＸ切断線における断面図で
ある。

底部材３Ｆの製造方法は、まず、第５図に示したように
、底部材３Ｆを形成するためのセラミックやガラスエポ
キシ樹脂からなる素材を成形した基板３０Ｆを用意する
。基板３０Ｆの全表裏面には。

銅箔２２が設けられている。この銅箔２２の形成は。

メツキ、蒸気、貼り付は等の手段によって行う。

この基板３０Ｆの両端部のそれぞれの実装用電極２が形
成される所定の部分に、基板３０Ｆの上面から裏面まで
貫通するスルーホール４０を形成する。次に、第６図に
示したように、両端部のスルーホール４０を結ぶように
、実装用電極２の幅のホトレジスト膜１１を形成する。

次に、銅箔２２のホトレジスト膜１１から露出した部分
をエツチングして除去する。このホトレジスト膜１１は
、基板３０Ｆの上面だけでなく、下面にも同様のパター
ンで形成される。

銅箔２２をパターニングした後、ホトレジストＩＩＺ　
１１を除去する。次に、第７図に示すように、基板３０
Ｆの表裏面の銅箔２２のパターンがない部分を新たなホ
トレジスト膜１２で覆う。次に、ホトレジスト膜１２か
ら露出した銅箔２２の表裏面及びスルーホール４０の内
壁に銅メツキ２１（無電界メツキ）を形成する。この銅
メツキ２１によって表面（上面）の銅箔２２と裏面（下
面）の銅箔２２が接続される。この後、ホトレジスト１
１１１２を除去する。次に、基板３０Ｆのスルーホール
４０を結んだ線ａより外側の部分を切り落し、また表面
側の中央の部分すを少し掘り下げ、さらに裏面側の中央
の部分も少こし堀り上げて、第８図及び第９図に示した
ように、底部材３Ｆを形成する。前記基板３０Ｆを切断
及び堀り下げるときに、銅箔２２及び銅メツキ２１が所
定のパターンにパターニングされて、実装用電極２の一
部となる銅層２Ｂが完成する。なお、前記基板３０Ｆを
あらかじめ第８図及び第９図に示すように形成しておき
、その成形基板３０Ｆの所定の部分（例えば両端部）の
みに銅箔２２を設けるようにしてもよい。

次に、中間部材３Ｂ、３Ｃ，３Ｄ、３Ｅのうちの中間部
材３Ｂの製造方法を第１０図乃至第１４図を用いて説明
する。中間部材３Ｂ以外の中間部材３Ｃ，３Ｄ、３Ｅの
製造方法は、中間部材３Ｂの製造方法と同じである。

第１０図乃至第１３図は、中間部材３Ｂの製造工程にお
ける斜視図であり、 第１４図は、第１３図のＸｒＶ−ＸｒＶ切断線における
断面図である。

中間部材３Ｂの製造方法は、第１０図に示すように、前
記底部材３Ｆの製造方法と同様に、まず中間部材３Ｂを
形成するためのセラミックやガラスエポキシ樹脂からな
る素材を成形した基板３０Ｂを用意する。基板３０Ｂの
全表面には銅箔２２が貼り付けである。そして、この基
板３０Ｂの実装用電極２が形成される所定の部分に、上
面から下面まで貫通するスルーホール４０を形成する。

次に、第１１図に示すように、両端部のスルーホール４
０を結ぶように、実装用電極２の幅のホトレジスト膜１
１を形成する０次に、銅箔２２のホトレジスト膜１１か
ら露出した部分をエツチングして除去する。このホトレ
ジスト膜１１及びその下の銅箔２２は、基板３０Ｂの上
面だけでなく、下面にも同様に形成されている。銅箔２
２をパターニングした後、ホトレジスト膜１１を除去す
る０次に、第１２図に示すように。

基板３０Ｂの表裏面の銅箔２２のパターンがない部分に
新たなホトレジスト膜１２を形成する。次に、ホトレジ
スト膜１２から露出した銅箔２２の表裏面及びスルーホ
ール４０の内壁に銅メツキ２１（無電界メツキ）を形成
する。この銅メツキ２１によって表面（上面）の銅箔２
２と裏面（下面）の銅箔２２が接続される。前記銅メツ
キ２１を形成した後、ホトレジスト膜１２を除去する。

次に、基板３０Ｂのスルーホール４０を結んだ線ａより
外側の部分及び中央の部分すを切り落して、第１３図及
び第１４図に示すように、中間部材３Ｂを形成する。基
板３０Ｂを切り落すときに、銅メツキ２１及び銅箔２２
がパターニングされて、実装用電極２の一部である銅層
２Ｂが完成する。

次に、第１５図乃至第１９図を用いて、本実施例の半導
体装置１の蓋部材３Ａの製造方法を説明する。

第１５図乃至第１８図は、蓋部材３Ａの製造工程におけ
る斜視図、 第１９図は、第１８図のｘ■−ｘ■切断線における断面
図である。

蓋部材３Ａの製造方法は、まず、第１５図に示したよう
に、蓋部材３Ａを形成するためのセラミックやガラスエ
ポキシ樹脂等の絶縁体からなる素材を成形した基板３０
Ａを用意する。基板３０Ａの全表裏面には、銅箔２１が
設けられている。この基板３０Ａの両端部のそれぞれの
実装用電極２が形成される所定の部分に、基板３０Ａの
表面側から裏面側まで貫通するスルーホール４０を形成
する。次に、第１６図に示したように、ホトレジスト膜
１１を基板３０Ａの両端部の表面側及び裏面側に前記ス
ルーホール４０の上を通るように形成する。両端部のス
ルーホール４０の間を結すぶ線と交差する方向における
ホトレジスト膜１１の幅は、実装用電極２の幅にする。

次に、銅箔２２のホトレジスト膜１１から露出した部分
をエツチングして除去する。このエツチングにより、銅
箔２２が基板３０Ａの両端部に備わるようにパターニン
グされる。銅箔２２をパターニングした後、ホトレジス
ト膜１１を除去する。次に、第１７図に示すように、基
板３０Ａの銅箔２２のパターンが形成されていない部分
に新たなホトレジスト膜１２を形成する。次に、ホトレ
ジスト膜１２が形成されていない銅箔２２の表裏面及び
スルーホール４０の内壁に銅メツキ２１（無電界メツキ
）を形成する。この後、ホトレジスト膜１２を除去する
。次に。

基板３０Ａのスルーホール４０を結すぶ線ａから外側の
部分を切り落し、また裏面（下面）の中央部を少し堀っ
て、第１８図及び第１９図に示すように、蓋部材３Ａを
形成する。前記基板３０Ａを切断及び堀り込むときに、
銅箔２２及び銅メツキ２１が所定のパターンにパターニ
ングされて、実装用電極２の一部となる銅層２Ｂが完成
する。前記スルーホル４０の内壁に形成されていた銅メ
ツキ２１で蓋部材３Ａの表面側の銅箔２２と裏面側のｎ
４ｉ２２が接続されている。

ここまでで、蓋部材３Ａと、中間部材３Ｂ、３Ｃ，３Ｄ
、３Ｅと、底部材３Ｆのそれぞれが形成される。

次に、第２０図乃至第２２図を用いて、蓋部材３Ａ、中
間部材３Ｂ、３Ｃ，３Ｄ、３Ｅ及び底部材３Ｆを積層し
て密封容器３を形成する工程及びその密封容器３の中に
ＴＡＢを複数個封止する工程を説明する。

第２０図は、底部材３Ｆ、ＴＡＢ、最下層の中間部材３
Ｅを積層する工程でのそれら底部材３Ｆ、ＴＡＢ、最下
層の中間部材３Ｅの斜視図、第２１図は、実装用電極２
の半田層２Ａを形成する以前の密封容器３の断面図、 第２２図は、実装用電極２の半田層２Ａを形成した後の
密封容器３の断面図である。

第２０図に示すように、底部材３Ｆの上にＴＡＢを搭載
する工程は、底部材３Ｆの上面の縁の高くなった部分に
、銅層２Ｂを除いて、樹脂からなる絶縁性の接着剤８を
塗布する。一方、底部材３Ｆの上面の銅層２Ｂの上には
導電性ペース１０を塗布する。この導電性ペースト１０
は、１２０〜１４０℃の熱を加えて銅層２Ｂとり−ド５
の接続を行うものである。そして、最下層の中間部材３
Ｅの下面の銅層２Ｂ以外の部分に樹脂からなる絶縁性の
接着剤８を形成する。一方、中間部材３Ｅの下面の銅層
２Ｂの表面に導電性ペースト１０を形成する。一方、Ｔ
ＡＢのリード５と半導体チップ４を接続するバンプ電極
９（第２１図参照）は、金（Ａｕ）又は金（Ａｕ）とＭ
（Ｓｎ）との合金からなっている。そして、それぞれの
ＴＡＢのり一部５を所定の銅層２Ｂに導電性ペースト１
０を介して接続する。次に、中間部材３Ｅを、それの銅
層２Ｂが底部材３Ｆの所定の銅層２Ｂと合致し、かつ所
定のリード５に接続させて底部材３Ｆに接着する。それ
ぞれのリード５は、導電性ペースト１０を介して底部材
３Ｆ及び中間部材３Ｅのそれぞれの銅層２Ｂに接続し、
底部材３Ｆと中間部材３Ｅの間の隙間は、接着剤８が封
止している。この後、前記と同様に、第２１図に示すよ
うに、中間部材３Ｅの上に、ＴＡＢと、中間部材３Ｄ、
３Ｃ，３Ｂ、蓋部材３Ａを交互に積み重ねていく０図示
していないが、蓋部材３Ａと、中間部材３Ｂ、３Ｃ。

３Ｄ、３Ｅと、底部材３Ｆのそれぞれの銅層２Ｂとり−
ド５の間には導電性ペーストが介在し、また蓋部材３Ａ
、中間部材３Ｂ、３Ｃ，３Ｄ、３Ｅ、底部材３Ｆのそれ
ぞれの間の銅層２Ｂ及びリード５以外の部分は、樹脂か
らなる絶縁性の接続剤８が接着しかつ封止している。こ
こまでで、密封容器３が完成し、複数個（本実施例では
５個）のＴＡＢの封止が完成する。なお、前記銅層２Ｂ
とリード５の接続は、半導体チップ４とリード５の接続
を行っているバンプ電極９が、融点が３４０℃の金（Ａ
ｕ）又は融点が３００℃の金（Ａｕ）とｕ＜ｓｎ）の合
金からなっているので、前記導電性ペースト１０の代り
に、融点が１８３℃程度の低融点半田あるいは融点が２
３０℃の高融点半田で行うこともできる。次に、溶した
高融点半田（融点が２３０℃）の中に密封容器３を浸漬
して、密封容器３から露出したＭｒ２Ｂの表面に半田層
２Ａを形成する。この半田層２Ａと銅層２Ｂとで実装用
電極２ができている。以上の工程で半導体装置１が完成
する。

この後、第３図に示したように、実装用電極２を融点が
１８３℃の低融点半田１６でプリント基板６の信号配線
７に接続する。なお、プリント基板６上の信号配線７は
、フィルムホトレジスト膜を使ったサブトラクライブ製
法で形成される。

なお、前記半導体装置１は、積層した半導体チップ４の
間の絶縁が、それらの間に間隙を設けることで行われて
いるが、第２３図に示したように、半導体チップ４の主
面上に例えばポリイミド系樹脂膜等からなる絶縁膜１３
を形成して、半導体チップ４の間を絶縁するようにして
もよい。

なお、第２３図は、半導体チップ４の間を絶縁膜１３で
絶縁したときの半導体装置１の断面図である。前記絶縁
膜１３は、半導体チップ４にバンプ電極９を介してテー
プキャリア（図示していない）のリード５を接続した後
、密封容器３の中に封止する以前に、半導体チップ４の
主面上に滴下させて形成してもよい。

なお、実装用電極２を密封容器３の上面にも設けること
により、密封容器３の上面及び下面のいずれにもプリン
ト基板６を接続できるようにした（両面実装）が、密封
容器３の上面の部分の実装用電極２を設けないようにし
て、プリント基板６を密封容器３の下面にのみ接続する
（片面実装）こともできる。

また、前記半導体装置１は、リード５を蓋部材３Ａ、中
間部材３Ｂ、３Ｇ、３Ｄ、３Ｅ、底部材３Ｆのそれぞれ
の間に介在させることによって、リード５の支持を行っ
ているが、第２４図に示したように、半導体装置１の側
壁を階段状にし、この階段状の部分でリード５を支持す
るようにしてもよい。

前記第２４図は、側壁を階段状にした半導体装ｖ１１の
断面図である。

第２４図に示した半導体装置１の密封容器３は、蓋部材
３Ａと、それ以外の側部及び底部を成す部分（以下、本
体という）３Ｂとからなっている。

本体３Ｂは、印刷で形成した配線パターン２Ｂとともに
積層セラミック技術によって一体に形成したものである
。そして、本体３Ｂの側壁の内側の部分が階段状になっ
ており、この階段状の部分から配線パターン２Ｂの端部
が露出するように、その配線パターン２Ｂを形成しであ
る。ＴＡＢのり−ド５は、前記階段状の部分で支持され
、かつ配線パターン２Ｂに半田１５で接続しである。半
田１５は、融点が１８３℃の低融点半田あるいは融点が
２３０℃の高融点半田である。また、密封容器３の外側
の表面において、配線パターン２Ｂの表面には半田層２
Ａが形成してあり、この半田層２Ａとこの下の配線パタ
ーン２Ｂとで実装用電極２を構成している。半田２Ａは
、融点が２３０℃の高融点半田である。

以上、説明したように、本実施例の半導体装置１によれ
ば、以下の効果を得ることができる。

（１）内部が空胴で箱状の絶縁体からなる密封容器３の
外表面部の所定位置に複数の実装用電極２を設け、該密
封容器３の側部で複数個のＴＡＢのそれぞれのリード５
を支持し、かつ複数個の半導体チップ４を間隙又は絶縁
体１３を介在させて積層し、それぞれのＴＡＢの同じ信
号が入出力されるリード５同志を前記密封容器３に設け
られた一つの実装用電極２に電気的に接続したことによ
り、はぼＴＡＢ１個分の面積に複数個のＴＡＢが積層さ
れているので、小型で薄いというＴＡＢのメリットを有
効に活して、実装密度の高い半導体装置を得ることがで
きる。

（２）前記（１）により、ＴＡＢが密封容器３の中に封
止されているので、取り扱い時や実装時にリード５が曲
ることかなく、取り扱いや実装を容易にすることができ
る。

（３）前記（１）により、複数のＴＡＢがほぼＴＡＢ１
個分の接続点でプリント基板６に接続されるので、ＴＡ
Ｂとプリント基板６との接続点の数を非常に少くするこ
とができる。このことは、またＴＡＢの実装コストを低
くすることができることを意味し、さらにＴＡＢとプリ
ント基板６との接続の信頼性を高めることができること
を意味する。

（４）前記（１）により、プリント基板６上における部
品点数が少くなり、実装後のＴＡＢのテスト・を行う際
に、密封容器３の中の複数個のＴＡＢを１度にテストす
ることができるので、テストに要するコストを低くする
ことができる。

以上、本発明を実施例にもとすき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において、種々変更可能であること
はいうまでもない。

例えば、密封容器３の中に封止するＴＡＢすなわち半導
体チップ４の数は、５個あるいは３個に限定されたもの
ではなく、２個、４個あるいは５個以上であってもよい
。

〔発明の効果〕

本願によって開示された発明のうち代表的なものの効果
を簡単に説明すれば、以下のとおりである。

すなわち、複数の半導体チップが密封容器の中に封止さ
れているので、高実装密度で大容量の半導体装置を得る
ことができ、かつ取り扱い時や実装時にリードが曲るこ
とかなく、取り扱いや実装を容易にすることができる。

また、プリント基板上における半導体装置の接続点の数
を非常に少くすることができる。

また、プリント基板上における部品点数が少くなくなる
ので、プリント基板上の部品のテストに要するコストを
低くすることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の半導体装置の斜視図、 第２図は、第１図の半導体装置を■の方向から見たとき
の正面図、 第３図は、第１図の半導体装置の■−■切断線における
断面図、 第４図は、第３図の示した断面図の破線■で囲んだ部分
を拡大して示した断面図である。 第５図乃至第２２図は１本実施例の半導体装置１の製造
方法を説明するための図であり、第５図乃至第８図は、
底部材の製造工程における斜視図、 第９図は、第８図の■−■切断線における断面図、 第１０図乃至第１３図は、中間部材の製造工程における
斜視図であり、 第１４図は、第１３図のＸＩＶ−ＸｒＶにおける断面図
、 第１５図乃至第１８図は、蓋部材の製造工程における斜
視図、 第１９図は、第１８図のｘ■−ｘ■切断線における断面
図、 第２０図は、第１図に示す底部材、ＴＡＢ、最下層の中
間部材を積層して組み立てる工程を説明するためのそれ
ぞれの斜視図、 第２１図は、第１図に示す実装用′ｒｆｉ極の半田層を
形成する以前の密封容器の断面図、 第２２図は、第１図に示す実装用電極の半田層を形成し
た後の密封容器の断面図、 第２３図は、本発明の他の実施例の半導体チップの間を
ポリイミド膜で絶縁したときの半導体装置の断面図、 第２４図は、本発明の他の実施例の密封容器の側壁を階
段状にした半導体装置の断面図である。 図中、１・・・半導体装置、２・・・実装用電極、２Ａ
・・・半田、２Ｂ・・・銅層、３・・・密封容器、３Ａ
・・・蓋部材、３Ｂ、３Ｇ、３Ｄ、３Ｅ・・・中間部材
、３Ｆ・・・底部材、４・・・半導体チップ、５・・・
リード、６・・・プリント基板、７・・・信号配線、８
・・・接着剤、９・・・バンプ電極、１０・・・導電性
ペースト、１６・・・低融点半田。 ２１・・・銅メツキ、２２・・・銅箔である。

Claims (1)

1. 【特許請求の範囲】 １、内部が空胴で箱状の絶縁体からなる密封容器の外表
   面部の所定位置に複数の実装用電極を設け、前記密封容
   器の側部で複数個の半導体チップのそれぞれのリードを
   支持し、かつ複数個の半導体チップの間に間隙又は絶縁
   体を介在させて積層し、それぞれの半導体チップの同じ
   信号が入出力されるリード同志を前記密封容器に設けら
   れた一つの実装用電極に電気的に接続したことを特徴と
   する半導体装置。 ２、前記半導体チップは、テープオートメーテッドボン
   ディング法で前記リードに接続したことを特徴とする特
   許請求の範囲第１項に記載の半導体装置。 ３、前記半導体チップとリードの間は、金（Ａｕ）バン
   プ又は金（Ａｕ）と錫（Ｓｎ）の合金バンプで接続され
   ていることを特徴とする特許請求の範囲第１項に記載の
   半導体装置。 ４、前記密封容器は、底部材と、リング状をした複数の
   中間部材と、蓋部材とからなり、該底部材、中間部材、
   蓋部材のそれぞれの所定位置に前記複数の実装用電極が
   設けられ、前記底部材の実装用電極の上に前記半導体チ
   ップのリードが接続され、該半導体チップのリードの上
   に前記複数のうちの一個の中間部材の実装用電極が接続
   され、該中間部材の実装用電極の上に、前記と異る複数
   の半導体チップと前記以外の複数の中間部材とが、リー
   ドと実装用電極とを接続させて、交互に複数段積層され
   、前記最上層の中間部材の実装用電極の上に前記と異る
   半導体チップのリードが接続され、該半導体チップのリ
   ードの上に前記蓋部材の実装用電極が接続され、前記底
   部材と中間部材の間、中間部材と中間部材の間、中間部
   材と蓋部材の間の隙間が樹脂からなる接着剤で封止され
   ていることを特徴とする特許請求の範囲第１項に記載の
   半導体装置。 ５、前記底部材、中間部材、蓋部材のそれぞれの実装用
   電極の間は、高融点半田で接続することを特徴とする特
   許請求の範囲第１項又は第４項に記載の半導体装置。 ６、前記密封容器は、前記半導体チップのリードを支持
   する部分が階段状になっており、この階段状の部分の上
   に載っているリードと、前記密封容器の外表面部の実装
   用電極とを接続する配線パターンが埋め込まれているこ
   とを特徴とする特許請求の範囲第１項に記載の半導体装
   置。 ７、前記密封容器及び配線パターンは、積層セラミック
   技術で形成したものであることを特徴とする特許請求の
   範囲第１項又は第６項に記載の半導体装置。