JPH01174042A - 回線制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルデータ通信分野に利用される。

本発明は、情報処理装置によるディジタルデータ通信に
おける前記情報処理装置とバス型ネットワークによる通
信回線との接続を制御する回線制御方式に関し、特にデ
ータの送信手段および受信手段と上位のコンビコータと
の間でのデータの受渡し制御に関する。

〔概要〕

本発明は、情報処理装置によるディジタル通信における
前記情報処理装置と通信回線とのデータの送受信をデー
タ記憶装置に記憶させて制御を行う回線制御方式におい
て、 回線インタフェース部に送信および受信データをそれぞ
れ一時記憶させる専用の記憶装置および独立に制御する
制御手段を設けて制御を行うことにより、 前記データ記憶装置の負担を軽くし、通信効率の向上化
を図ったものである。

〔従来の技術〕

従来、この種の回線制御方式は、第２図に示すように、
一つの通信回線６に対して送受信兼用のデータ記憶装置
３と、送信および受信を別々に行う送信手段（Ｔ）４お
よび受信手段（Ｒ）　５からなる回線インタフェース部
７とを備えている。そして、回線インタフェース部７は
データ送信または受信を行う場合、データ記憶装置３を
排他的に用いる構成となっている。なお、第２図におい
て、１は上位コンピュータとの上位インタフェース部、
および２は上位コンピュータからのアクセスを制御する
アクセス制御部である。

〔発明が解決しようとする問題点〕 前述した従来の回線制御方式には、回線インタフェース
部７がデータ記憶装置３を時分割で用いるため、以下に
挙げるような理由によりデータの通信効率が低下する欠
点があった。

■　送信および受信処理の切り替えにおいて、データ記
憶装置３のアクセスの排他的制御のための時間を要する
こと。

■　回線インタフェース部７が通信回線６とデータの授
受を行っている間は、回線インタフェース部７がデータ
記憶装置３を独占してしまうため、上位コンビコータか
らのデータ記憶装置３に対するアクセス（送信データの
書き込み、受信データの読み出し）が行えないこと。

本発明の目的は、前記の欠点を除去することにより、デ
ータの通信効率の向上化を図った回線制御方式を提供す
ることにある。

〔問題点を解決するための手段〕

本発明は、上位情報処理装置との上位インタフェース部
と、前記上位インタフェース部を介し通信回線との間で
送受信されるデータを記憶するデータ記憶装置と、前記
通信回線に対するデータの送受信を行う回線インタフェ
ース部と、この回線インタフェース部を制御する制御手
段とを備えた回線制御方式において、前記回線インタフ
ェース部は、前記通信回線へのデータの送信を行う送信
手段と送信データを一時記憶する送信用記憶装置とを含
む送信用回線インタフェース部と、前記通信回線からの
データの受信を行う受信手段と受信データを一時記憶す
る受信用記憶装置とを含む受信用回線インタフェース部
とを含み、前記制御手段は、前記データ記憶装置から前
記送信用記憶装置へのデータの転送および前記受信用記
憶装置から前記データ記憶装置へのデータの転送をそれ
ぞれ独立に制御する手段を含むことを特徴とする。

〔作用〕

送信用回線インタフェース部および受信用回線インタフ
ェース部は、それぞれ送信データおよび受信データを、
それぞれ送信用記憶装置＄よび受信用記憶装置に一時記
憶し、送受信動作を行う。

そしてこれらの送信動作および受信動作はそれぞれ独立
に行われ、上位インタフェース部によるデータ記憶装置
へのアクセスとは非同期で行われる。

従って、通信回線に対するデータの送受信動作期間中も
、データ記憶装置に対するアクセスができることになり
、無駄な待ち時間のない処理ができ、データの通信効率
を向上させることが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
。本実施例は、上位情報処理装置との上位インタフェー
ス部１１と、上位インタフェース部１１を介し通信回線
１６との間で送受信されるデータを記憶するデータ記憶
装置１３と、このデータ記憶装置１３へのアクセスを制
御するアクセス制御部１２と、通信回線１６へのデータ
の送信を行う送信手段（Ｔ）１４と送信データを一時記
憶する送信用記憶装置１７とを含む送信用回線インタフ
ェース部２１と、通信回線１６からのデータの受信を行
う受信手段（Ｒ）１５と受信データを一時記憶する受信
用記憶装置１８とを含む受信用回線インタフェース部２
２と、データ記憶装置１３から送信用記憶装置１７への
データの転送および受信用記憶装置１８からデータ記憶
装置１３へのデータの転送をそれぞれ独立に制御するプ
ロセッサ２３のアクセス制御部１９および２０とを備え
ている。ここで、アクセス制御部１２．１９および２０
とプロセッサ２３とは制御手段２４を構成する。

本発明の特徴は、第１図において、送信用回線インタフ
ェース部２１、受信用回線インタフェース部２２、アク
セス制御部１９．２０およびプロセッサ２３を設けたこ
とにある。

次に、本実施例の動作について説明する。

上位コンピュータがこの回線制御方式によって通信回線
１６を用いた通信を行う場合、上位インタフェース部１
１からアクセス制御部１２を経由してデータ記憶装置１
３にアクセスする。データの送信を行う場合は、データ
記憶装置１３に上位コンピュータによって書き込まれた
送信データが、アクセス制御部１９を経由して送信用記
憶装置１７に転送され、データ送信手段１４によって通
信回線１６にデータが送出される。

また、通信回線１６からデータ受信手段１５を経由して
受信用記憶装置１８に蓄えられた受信データは、プロセ
ッサ２３によってアクセス制御部２０経由でデータ記憶
装置１３に転送され、上位コンビコータはこの受信デー
タを取り出す。

そして、前述の動作はそれぞれ非同期で独立に行うこと
ができ、例えば、送信用記憶装置１７がデータ記憶装置
１３から送信データを取り込んでいるときに、受信手段
１５は通信回線１６からのデータを受信し、受信データ
を受信用記憶装置１８へ取り込むことができる。

なお、以上の説明においては、情報処理装置としてコン
ピュータを取り上げたけれども、これは他の情報処理装
置でも同様である。

〔発明の効果〕

以上説明したように、本発明は、第１図に示したような
構成とすることにより、受信データを制御手段が受信用
回線インタフェース部から取り出している間に、この動
作とはまったく非同期に送信用回線インタフェース部が
通信回線上にデータを送り出す、または送信データを制
御手段が送信用回線インタフェース部に転送している間
、受信用回線インタフェース部は非同期に通信回線から
送られてくるデータを受は取るという動作ができる。こ
のため、上位情報処理装置は通信回線に対してデータの
送信または受信が行われている間もデータ記憶装置に対
するアクセスができるため、無駄な待ち時間のない処理
を行うことができ、データの通信効率を向上させる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は従来例を示すブロック構成図。 １．１１・・・上位インタフェース部、２．１２．１９
１．２０・・・アクセス制御部、３．１３・・・データ
記憶装置、４．１４・・・送信手段（Ｔ）　、５．１５
・・・受信手段（Ｒ）、６．１６・・・通信回線、７・
・・回線インタフェース部、１７・・・送信用記憶装置
、１８・・・受信用記憶装置、２１・・・送信用回線イ
ンタフェース部、２２・・・受信用回線インタフェース
部、２３・・・プロセッサ、２４・・・制御手段。

Claims (1)

【特許請求の範囲】
1. （１）上位情報処理装置との上位インタフェース部（１
   １）と、前記上位インタフェース部を介し通信回線（１
   ６）との間で送受信されるデータを記憶するデータ記憶
   装置（１３）と、前記通信回線に対するデータの送受信
   を行う回線インタフェース部と、この回線インタフェー
   ス部を制御する制御手段とを備えた回線制御方式におい
   て、 前記回線インタフェース部は、前記通信回線へのデータ
   の送信を行う送信手段（１４）と送信データを一時記憶
   する送信用記憶装置（１７）とを含む送信用回線インタ
   フェース部（２１）と、前記通信回線からのデータの受
   信を行う受信手段（１５）と受信データを一時記憶する
   受信用記憶装置（１８）とを含む受信用回線インタフェ
   ース部（２２）とを含み、前記制御手段（２４）は、前
   記データ記憶装置から前記送信用記憶装置へのデータの
   転送および前記受信用記憶装置から前記データ記憶装置
   へのデータの転送をそれぞれ独立に制御する手段（１９
   、２０、２３）を含む ことを特徴とする回線制御方式。