JPH01175656A

JPH01175656A - 高速データ転送方式

Info

Publication number: JPH01175656A
Application number: JP33338787A
Authority: JP
Inventors: Hiroki Masuda; 増田　博樹; Tsuyoshi Yamamoto; 強志山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1989-07-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　　要〕現用系と予備系の各外部補助記憶装置間の高速データ転
送方式に関し、外部補助記憶装置の大量データのコピー動作を高速に実
行することを可能とすることを目的とし、中央制御装置
より送信されたコマンドを受信しコマンドが読出しを指
定していれば自系の外部補助記憶装置内の指定されたフ
ァイル記憶領域から指定データを読出し、また、コマン
ドが書込みを指定していれば自系の外部補助記憶装置内
の指定されたファイル記憶領域に指定データを書込むア
クセス手段と、指定データを一時保持するバッファ手段
と、コマンドがさらにコピー動作を指定し′ζいる場合
には、自系のバッファ手段の指定データを他系の外部補
助記憶制御装置内にあるバッファ手段に送信、あるいは
他系の外部補助記憶制御装置内にあるバッファ手段内の
指定データを自系のバッファ手段に受信するデータ転送
手段を有し、各界の外部補助記憶制御装置間にデータ転
送用のインタフェースを設けるように構成する。

〔産業上の利用分野〕本発明は、現用系と予備系の各外部補助記憶装置間の高
速データ転送方式に関する。電子交換機系のように極め
て信頼性が要求される情報処理システムでは、中央制御
装置（ＣＣ）、チャネル制御装置（ＣＨＣ）、入出力制
御装置（ＩＯＣ）あるいは入出力装置（１０）などの各
装置は現用系と予備系とで二重化された冗長構成とする
ことが一般的である。この場合、現用系はオンラインに
て使用され、予備系は現用系に障害が発生したときや並
行処理が必要になったときに利用される。

このような二重化された情報処理システムでは、主犯１
．α装置（ＭＭ）上に常駐する必要のない大冊データは
ハードディスク装置Ｚ（ＨＤＤ）などの外部補助記憶装
置に格納され、必要に応じてＭＭ上にロードされ実行さ
れる。

現用系と予備系のハードディスク装置内の記憶データは
常に一致いていなければならず、定期的あるいは随時、
現用系の記憶ナータを予備系へ転送するコピー動作が必
要となる。特に、ＩＰＬ時に現用系が立ち上った後、現
用系のハードディスク装置より、予備系のハードディス
ク装置に対して全面的に大量データを高速にコピーする
必要がある。

〔従来の技術〕

第２図は、現用系と予備系の各ハードディスク制御装置
（ＨＤ　Ｃ）間の高速データ転送方式に従う情報処理シ
ステムの構成図である。

同図で、１０と２０はそれぞれ現用系と予備系の中央制
御装置（ＣＣａ、ＣＣ＋）、１１と２１はそれぞれ現用
系と予備系の主記憶装置（ＭＭｏ。

ＭＭ＋）、１２と２２はそれぞれ現用系と予備系のチャ
ネル制御装置（ＣＨＣｏ、ＣＨＣ＋）、１３と２３はそ
れぞれ現用系と予備系のハードディスク制御装置（ＨＤ
Ｃｏ、ＩＤＣ＋）、１４と２４は現用系と予備系のハー
ドディスク装置（ＨＤＤｏ、ＨＤＤＩ）である。

現用系のＣＣｏ　、　Ｍ　Ｍ　ｏ　、　　ＣＨＣｏは１
５のＰ−ＢＵＳｏを介して共通に接続され、ＨＤＣｏは
ＨＤＤ　ｏをバス１７を介して制御し、１６のＣ−Ｂｕ
ｓ　ｏを介してＣＨＣｏに接続される。同様に、予備系
のＣＣ＋　、ＭＭ＋　、ＣＨＣ＋は２５のＰ−Ｂｕｓ　
＋を介して共通に接続され、ＨＤＣ＋はＩＩＤＤ＋をバ
ス２７を介して制御し、２６のｃ−ｎＵＳ＋を介してＣ
ＨＣ＋に接続される。Ｃ−ＢＵＳｏ１６やＣ−ＢＵＳ＋
２６にはＩＯＣを介してハードディスク装置以外の他の
１０に接続される。

従来では、現用系と予備系間のデータ転送は、ＣＨＣｏ
１２やＣＨＣ＋２２のチャネル制御装置を介して実行さ
れ、そのため現用系のＰ−ＢＵＳ。

１５はデータ線１８を介して予備系のＣＨＣ＋２２に接
続され、予備系のＰ−ＢＵＳ＋２５はデータ線２８を介
して現用系のＣ１１Ｃａに接続されている。このような
システムにおいて、現用系のハードディスク装置ＨＤＤ
ｏ１４から予備系のハードディスク装置ＨＤＤ＋２４に
大量データをコピーする場合、従来では現用系のＨＤＤ
ｏ１４内の大量データの各ブロックは現用系のＨＤＣｏ
１３内のバッファメモリＢＭに一時保持され、ＣＨＣｎ
１２を介してさらに現用系のＭＭｏｌｌに一旦転送され
る。そして、そのデータは、データ線１８を介して、予
備系のＣＨＣ＋２２に移り、ＩＤＣ＋２３を介して予備
系のＨＤＤ＋２４に転送されていた。

〔発明が解決しようとする問題点〕

従って、コピー動作は一旦、主記憶装置（ＭＭｏ）１１
の一部をバッファ領域として利用するため、データ量が
多くなるに従いその実行時間が増大し、現用系のＣＣｏ
１０が実行する本来のオンライン動作のスループットを
低下させるという問題が生じていた。

本発明は、上記問題点を鑑みて、外部補助記憶装置の大
量データのコピー動作を高速に実行することを可能とす
る高速データ転送方式を提供するものである。

〔問題点を解決するための手段〕

第１図（ａ）は本発明の構成図である。同図において、
１５と２５はそれぞれ現用系のＰ　　ＢＵＳ。

と予備系Ｐ−ＢＵＳ＋でそれぞれが中央制御装置と主記
憶装置に接続されるもの、１２と２２はそれぞれ現用系
と予備系のチャネル制御装置（ＣＨＣｏ、ＣＨＣ＋）、
１６と２６はそれぞれ現用系のＣＨ−ＢＵＳｏと予備系
のＣＨＢＵＳ＋、■と１４はそれぞれ現用系の外部補助
記憶制御装置（ｔｌＤｃｏ）と外部補助記憶制御装置（
ＨＤＤｏ）、２と２４はそれぞれ予備系の外部補助記憶
制御装置（ＩＩＤＣ＋）と外部補助記憶装置（ＨＤＤ＋
）、３は両系の外部補助記憶制御装置（ＨＤＣｏ、ＩＤ
Ｃ＋）間に接続されるｌ−Ｉ　Ｄ　Ｃ間交差バスである
。

本発明の各外部補助制御装置（Ｉ（Ｄ　Ｃｏ　、　　Ｉ
　ＤＣ＋）においては、中央制御装置（図示せず）より
送信されたコマンドを受信しそのコマンドが読出しを指
定していれば自系の外部補助記憶装置（ＨＤＤｏまたは
ＨＤＤ＋）内の指定されたファイル記ｔα領域から指定
データを読出しそのコマンドが書込みを指定していれば
自系の外部補助記憶装置（ＨＤＤｏまたはＨＤ　Ｄ−＋
　）内の指定されたファイル記憶領域に指定データを書
込むアクセス手段１０３，１０１または２０３，２０１
と、指定データを一時保持するバッファ手￥Ｊｔｔｏｏ
、２００と、コマンドがコピー動作を指定している場合
には、自系のバッファ手段１００または２００内の指定
データを他系のバッファ手段２００または１００に送信
あるいは他系のバッファ手段２００または１００内の指
定データを自系のバッファ手段１００または２００に受
信するデータ転送手段１０２，２０２を少なくとも有し
、各県の外部補助記憶制御装置１，２間にデータ転送用
のインタフェース１０２，３，２０２を設けるように構
成する。

〔作　　　用〕

本発明では、コピーコマンドを受けた両系の外部補助記
憶制御装置において、現用系の外部補助記憶装置の指定
されたファイル記憶領域より指定データを読出し、ＨＤ
Ｃ間の通信インタフェース経由で、予備系の外部補助記
憶装置の指定されたファイル記憶領域にその指定データ
を書込むようにしている。

〔実　　施　　例〕

次に本発明の実施例を図面を参照して説明する。

第１図（ｂ）は本発明の高速データ転送方式のコピー動
作に対する原理説明図である。本発明の外部補助記憶装
置（以後ハードディスク装置（ＩＤＣ）とし、現用系で
はＨＤｃｏ、予備系ではＨＤＣ＋とする）では、中央制
御装置（以後ＣＣとする）よりコマンドを受信すると現
用系の装置内のコマンドレジスタＣＭＲｏ、ファイルア
ドレスレジスタＦＡＲａ、ブロックカウンタレジスタＢ
ＣＲ。

にそれぞれコマンドコード、読出されるファイル記憶領
域の先頭アドレス及びブロック数がセットされる。その
コマンドがコピーコマンドであれば、現用系ＨＤＣｏで
は、ＨＤＤｏの指定ファイル記憶領域から指定データの
読出し動作が実行される。

そのため、ＣＭＲ内のコマンドコードはＣＰＲＤという
コピーリードを示すもので、５ＰＣｏ１０１Ａの制御に
より、ＦＡＲｏ内の先頭アドレスからＢＣＲｏ内のブロ
ック数分だけの指定データがＨＤＤ　ｏから読出される
。ここで、ＳＰＣは、ＳＣＳ　Ｔ　（Ｓｍａｌｌ　Ｃｏ
ｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　Ｉｎｔｅｒｆａｃｅ　）
のＰｒｏｔｏｃｏｌ　Ｃｏｎｔｒｏｌｌｅｒの意味で、
ＨＤＤの読み書き動作に対するアクセスの制御を実行す
るコントローラである。５ＰＣｏ　１０１ＡによってＨ
Ｄ　ＤＯから読み出された指定データ（Ａ、Ｂ、Ｃ”）
は装置内のバッファ（ＢＭｏ）１００に一旦保持される
。現用系のデータ転送用インタフェース（ＩＮＦｏ）１
０２と予備系のデータ転送用インタフェース（ＩＮＦ＋
）２０２間でデータ転送に関する準備が完成した後、Ｂ
ＭｏｌＯＯ内の指定データ（Ａ、Ｂ、Ｃ）は現用系のＩ
ＮＦｏ１０２からＨＤ　０間交差バス３を介して予備系
のＩＮＦ　＋　２０２に転送され、バッファＢＭ＋２０
０に一旦その指定データ（Ａ、Ｂ、Ｃ）が保持される。

予備系のＨＤ　Ｃ＋内において、コマンドレジスタＣＭ
Ｒ１、ファイルアドレスレジスタＦＡＲＥ、ブロックカ
ウンタレジスタＢＣＲ＋にはすでにそれぞれＣＰＷＴ（
コピーライト）、書込み先頭アドレス及びブロック数が
セントされているとすれば、予備系のＳＰＣ＋２０１Ｂ
は、３Ｍ＋２００内に一時保持された指定データ（Ａ、
［３，Ｃ）を先頭アドレスとブロック数で指定されるＨ
ＤＤ１２４のファイル記憶領域に書込むように制御する
。

第１図（Ｃ）は、チャネル制御装置（ＣＨＣ）と外部補
助記憶制御装置（ＨＤＣ）間のＣ−ＢＵＳインタフェー
スを介してＩＤＣに入力されるコントロールレジスタ（
ＣＴＬ−ＲＥＣ；）群の構成である。

デイバイスステータスレジスタ（Ｄ　Ｓ　Ｒ）は、ＨＤ
Ｃ内の各種状態情報を表示するレジスタであり、コマン
ド起動から終了割り込みまでの状態を表示する。特に、
中央制御装置はコピー動作の終了をＤＳＲの内容により
知る。ファイルアドレスレジスタ０／１　　（ＦＡＲＯ
／１）は、ＨＤ　Ｄに対してデータアクセスするブロッ
クのアドレスを設定するレジスタである。コマンドレジ
スタ（ＣＭＲ）は、ＨＤＣに対して各種動作モードを指
定するレジスタであり、これに上位のＣＣよりコマンド
コードをセットすることによりＨＤＣが起動される。メ
モリアドレスレジスタ（ＭＡＲ）は、Ｃ−ＢｕｓからＣ
ＨＣを経由して主記憶装置（ＭＭ）とＤＭＡのデータ転
送を実行する時のＭＭの転送開始アドレスを設定するレ
ジスタで本発明によるコピー動作時は本レジスタは使用
されない。ブロックカウンタレジスタ（Ｂ　ＣＲ）は、
データ転送ブロック数を指定するレジスタで、例えば１
ブロツクの大きさは　２５６バイト、　５１２バイト、
１０２４バイトとする。

第１図（ｄ）は本発明の外部補助記憶制御装置（ＨＤＣ
）の構成ブロック図である。第１図（ａｌ、　（ｂ）と
同じものは同一の記号で示されている。本発明では、特
に、中央制御装置からのコマンドがコピー動作を指定し
ている場合に、現用系のＨＤＤｏ１４からバッファメモ
リ１００に読出された指定データを予備系のＨＤＣ＋２
４に送信するため、インタフェース１０２，２０２とＩ
　Ｄ　Ｃ交差バス３が設置されている。現用系と予備系
の各インタフェース１０２，２０２は同一構造であり、
例えば、現用系のインタフェース１０２は、先のコント
ロールレジスタ（ＣＴＬ−ＲＥＧ）群１０２１、シーケ
ンスコントローラ（ＳＥＱ−ＣＴＬ）１０３八、ＨＤＣ
間交差バス３のデータバス３０に対するドライバ／レシ
ーバ（ＤＡＴ、ｌ−Ｄ／Ｒ）１０２３及びＨＤＣ間交差
バス３の制御信号バス３１に対するドライバ／レシーバ
（ＣＴＬ−Ｄ／Ｒ）１０２２より構成される。なお、予
備系のインタフェース２０２には、ＤＡＴＡ−Ｄ／Ｒ２
０２３とＣＴＬ−Ｄ／Ｒ２０２２のみ図示されているが
、現用系のインタフェースと同一構造である。また、図
中に示されている実線■と■はそれぞれ指定データの書
込みと読出しの転送フローを示し、現用系から予備系に
指定データがコピーされる場合には、現用系では読出し
フロー〇に従い、予備用では書込みフロー■に従うもの
とする。なお、ここでは、読出しフローと書込みフロー
は現用系の構成ブロック図のみを用いて説明される。

まず、上位中央制御装置（ＣＣ）は両系のＩ　ＤＣを起
動する前に、両系のＨＤ　Ｃ内のＣＴＬ−ＲＥＧ１０２
１内のＤＳＲの内容をリードする。このＤＳＲの内容に
より、ＣＣは両系のＨＤＣに対するアイドル状態をチエ
ツクして、各ＨＤＣのＣＴＬ−ＲＥＧＩ　０２１に対し
て、ＨＤＤのデータ転送先頭アドレスと転送ブロック数
をそれぞれＣＴＬ−ＲＥＧＩ　０２１内のＦＡＲＯ／１
．ＢＣＲへ設定する。ここで、コピー動作であれば、Ｆ
ΔＲＯ／１．ＢＣＲの値は一般的に両系とも同じである
。ＣＣは送信側ＨＤＣのＣＭＲへＣＰＲＤ（Ｃｏｐｙ　
Ｒｅａｄ　）コマンドを、受信側ＨＤＣのＣＭＲに対し
てはＣＰ　ＷＴ　（Ｃｏｐｙ　Ｗｒｉｔｅ）コマンドを
設定し起動をかける。そしてＣＣはＣＰＷＴを先に起動
し、ＣＰＲＤは後で、起動することにより、コピーデー
タに対する受信側ＨＤＣ（予備系のＨＤＣ）のインタフ
ェースが受信可能状態となる。

送信側（現用系）のＩ　Ｄ　Ｃにおいて、上位のＣＣか
らＣＰＲＤを受信すると、ＭＰＵ１０３はＨＤＤｏ１４
の指定ブロックの先頭アドレスより指定ブロック数だけ
指定データを読出し５ＰＣｉＯＩＡ経由でＢＭｌｏｏへ
読取る。そして、ＭＰＵ１０３は、ｌ３Ｍ１００上の指
定データを読取った後、自系のＣＴＬ−ＲＥＧＩ　Ｏ２
１及びドライバ／レシーバ１０２２．１０２３を制御し
てその指定データをドライバ１０２３よりＨＤＣ間交差
バス３を介して他系のレシーバ２０２３に転送する。

受信側（予備系）のＨＤＣにおいて、ＭＰＵ　（１０３
に相当）は上位のＣＣからのＣＭＲ起動により自系のＣ
ＴＬ−ＲＥＧ　（１０２１に相当）２０２１を制御して
、送信側（現用系）のＨＤ　Ｃからのコピー用の指定デ
ータの受信制御を実行する。

受信可能時に、そのＭＰＵ（１０３に相当）２０３は受
信される指定データを自系のＢＭ（１００に相当）２０
０に一旦格納する制御を実行し、その後、自系の５ＰＣ
（ＩＯＩＡに相当）２０１Ｂを起動する。そのＳＰＣは
自系のＨＤＤ　＋　　（１４に相当）２４へ指定ブロッ
クの先頭アドレスより指定ブロック数分だけそのＢＭ内
からの指定データを書込むように制御する。

以上の動作がＢＣＲの内容がＯ″になるまで繰り返され
ると、コピー動作がＨＤＣ間交差バス３経出で高速に実
行される。なお、ここで、ＨＤＣ間交差バス３上のデー
タ転送単位はＢＭの容量やＢＣＲの値により可変である
。

このＨＤＣ間交差バス３経由のコピー動作が完了すると
両系のＨＤＣは各Ｄ’ＳＲへその終了に対するステータ
ス情報をセントし、各ＣＨＣ経由による割込みで、上位
ＣＣにコピー動作の完了を通知する。

第１図＋８）は、本発明の外部補助記憶制御装置（Ｉ　
Ｄ　Ｃ）の詳細図である。

図中、第１図（ａ）、　（ｂ）、　（Ｃ）、　（ｄ）と
同じものは同一の記号で示されている。

Ｃ−ＢＵＳ　１６はチャネル制御装置（ＣＨＣ）とＨＤ
Ｃｏ１３を含む各種入出力制御装置を接続するチャネル
バスであり、データ転送に使用するデータバス、アドレ
ス転送に使用するアドレスバス、各種制御信号用のコン
トロールバスより構成される。１０２４は■０アドレス
マツチャーと呼ばれ、受信したＩＯアドレスが自系の■
０アドレスに一致するかどうかを照合する回路である。

１０２５はプログラムモードコントローラと呼ばれ、プ
ログラムモード時にＣ−Ｂｕｓ　１６上のデータに関す
る転送の制御を実行し、ＩＯアドレスが自系のアドレス
に一致すれば、例えば、データバス上からコマンドとコ
マンド情報をＣＴＬ−ＲＥＧ１０２１にセットするよう
に制御する。先に、説明したように、ＣＴＬ−ＲＥＧ　
１０２１はＨＤ　Ｃを制御する情報およびＨＤ　Ｃ内部
の状態を示す情報を格納する制御レジスタ群で、ＭＰＵ
１０３はＨＤＣの各種動作を制御する８ビツトのマイク
ロプロセッサユニットである。また、ＲＯＭ１０３Ｃは
、リードオンリーメモリで、ＭＰＵ１０３の制御プログ
ラム（ファームウェア）を格納するもので、例えば、８
　ｂｉｔ　Ｘ　１６Ｋｉｙの容量を持つ。ＲＡＭ１０３
Ｂはランダムアクセスメモリで各種情報の一時記憶に使
用される。１０２６は割込み原因アドレスワード発生回
路と呼ばれ、ＩＤＣにて割込み要求が発生した時、Ｉ　
Ｄ　Ｃの１０アドレスを発生し、それをアドレスバスを
介してＣＨＣに与えるための回路である。１０２７は割
込みコントローラと呼ばれ、割込み動作の制御を行う制
御回路で、例えば、コピー動作完了時に割込みの起動制
御を実行する。ｌＨＣｌＮＦ１０２はハードディスクコ
ントローラ間通信インタフェースと呼ばれ、ＨＤＣ間交
差バス３を介して他系ＨＤＣとのデータ通信用インタフ
ェースの制御部で、コビーデークあるいは照合用データ
の通信制御を行う通信制御部である。５ＰＣＩ　０１Ａ
は、ＳＣ３Ｉプロトコルコントローラで、５Ｃ８Ｉバス
１７経出でハードディスク装ｒＩｉ（ＨＤＤ）１４の制
御を行う制御用ＬＳＩで、一般には標準化されたものが
使用される。ＢＭｌｏｏは、先に説明したように、Ｃ−
ＢＵＳｌ　６と５ＰＣＩ　ＯＩＡあるいはＩＮＣＩＮＦ
１０２と５ＰＣＩ　ＯＩＡ間の転送データの一時記憶用
へソファメモリで、コピー動作においても有効に利用さ
れるものである。ＳＤＭＡ−ＣＴＬ１０２８は、ＳＰＣ
ＤＭＡコントローラと呼ばれ、５ＰＣＩ　０１Ａと８Ｍ
１００間のＤＭＡ転送制御を実行する制御回路である。

ＣＤＭＡＣＴＬ１０２９はＣ−ＢＵＳＤＭＡコントロー
ラと呼ばれ、Ｃ−Ｂｕｓ　１６とＢＮ１００間のＤＭＡ
転送制御を実行する制御回路である。ＳＥＬ　１０　Ｑ
ｌはＰ−ＢＵＳ　１０３０とＣ−ＢＵＳ　１６からのデ
ータを選択し、ＢＭｌｏｏに与える選択回路である。Ｐ
−Ｂｕｓ　１０３０はプロセッサバスと呼ばれ、ＭＰＵ
１０３の制御下の内部バスである。

第１図（ｆ）、　（ｇＪは本発明のＨＤＣ間交差バスを
介してコピー動作を実行する場合の信号の種類と信号タ
イミングの実施例図である。信号の種類として、同図（
ｆ）に示すように同期信号（ＳＹＮＣ）、データ信号（
ＤＡＴＡ＞　、オーダ信号（ＯＤ）、及びアンサ−信号
（ＡＮＳ）がある。また、信号タイミングは第１図（ｇ
）に示される。送信側のＩ　）ＩＣＩＮＦ１０２が受信
側のｌＨＣｌＮＦ２０２に対して送信起動をＯＤ（オー
ダ）でまず要求し、それと同時に送信側から受信側へ指
定データ（ＤＡＴＡ）を同期信号（ＳＹＮＣ）に同期し
て送信する。受信側では指定された量の指定データが受
信されると受信側ｌＮＣｌＮＦ２０２は送信側ＩＮＣＩ
ＮＦ１０２に受信に関するステータス情報をアンサ−（
ＡＮＳ）として返す。

ここで、オーダ（ＯＤ）は転送開始、転送中、転送終了
の各データ転送フェーズを指定し、アンサ−には正常受
信されたことを示す情報や、受信データのパリティチエ
ツク結果などが含まれる。

なお、本発明によるコピー動作は両系のＩＮＣＩＮＦ１
０２，２０２間で指定されたデータ量の転送が完了する
か、エラー検出されるまで自律的に実行される。そのた
め、中央制御装置は従来実行していたＭＭ経由のコピー
動作から開放され、他のジョブを実行することが可能と
なる。さらに本発明はコピー動作が高速化されたことで
、その後に続くジョブもほとんど待たされることなく実
行され、シーケンスのスルーブツトが向上する。さらに
、ＨＤＣ間の系間通信インタフェースを設けたことによ
り、他系の障害による影響を直接受けないことになる。

このように、本発明では、コピーコマンドを受けた両系
の外部補助記憶制御装置において、現用系の外部補助記
憶装置の指定されたファイル記憶領域より指定データを
読出し、ＨＤＣ間の通信インタフェース経由で、予備系
の外部補助記憶装置の措定されたファイル記憶領域にそ
の指定データを書込むようにしている。

〔発明の効果〕

本発明によれば、外部補助記憶装置間のコピー動作が高
速化され、さらにコピー実行が上位装置と独立に自律的
に実行されるため、システムスループットが向上する。

さらにＩＰＬ時の立上げ時間が短縮化され障害復旧に対
するシステムの信頼度が向上する。さらに、他系からの
大容量データを自系に取込んで同一データと照合する場
合、その照合動作が高速化される。

【図面の簡単な説明】

第１図（ａ）は、本発明の高速データ転送方式の構成図
、第１図（ｂｌは、本発明の高速データ転送方式のコピー
動作に対する原理説明図、第１図（Ｃ）は、コントロールレジスタ群の構成図、第
１図（ｄ＋は、本発明の外部補助記憶制御装置（Ｉ　Ｄ
　Ｃ）の構成ブロック図、第１図（ｅ）は、本発明の外部補助記憶制御装置（ＩＤ
Ｃ）の機能ブロック図、第１図（ｆ）は、信号の種別の実施例図、第１図（幻は
、信号タイミングの実施例図、第２図は、現用系と予備
系のＨＤＣ間の情報処理システムの構成図である。１．２・・・外部補助記憶制御装置、１４．２４・・・外部補助記憶装置、１００．２００・・・バッファ手段、１０１．１０３，２０１，２０３・・・アクセス手段、３．１０２．２０２・・・インタフェース。特許出願人　　　富士通株式会社オ噂も日月の高１．デュタ私１万式の構成図（Ｇ）第１図第１図コ゛ノドロールレジスタ群の　ｎｌが＝、６（Ｃ）第１図

Claims

【特許請求の範囲】現用系と予備系のそれぞれが中央制御装置、主記憶装置
を含み、さらにそれらに制御装置を介して外部補助記憶
装置（１４、２４）が接続され、前記両系の前記各外部
補助記憶装置（１４、２４）内にある同一データを用い
て少なくとも一方が動作する情報処理システムにおいて
、自系の外部補助記憶装置（１４、２４）の制御と他系へ
のデータ転送に関する制御を実行する外部補助記憶制御
装置（１、２）であって、前記中央制御装置より送信されたコマンドを受信し前記
コマンドが読出しを指定していれば自系の外部補助記憶
装置（１４、２４）内の指定されたファイル記憶領域か
ら指定データを読出し、また、前記コマンドが書込みを
指定していれば自系の外部補助記憶装置内の指定された
ファイル記憶領域に指定データを書込むアクセス手段｛
（１０３、１０１）、（２０３、２０１）｝と、前記指定データを一時保持するバッファ手段（１００、
２００）と、前記コマンドがさらにコピー動作を指定している場合に
は、自系の前記バッファ手段（１００、２００）の前記
指定データを他系の外部、補助記憶制御装置（１、２）
内にある前記バッファ手段（１００、２００）に送信、
あるいは他系の外部補助記憶制御装置（２、１）内にあ
る前記バッファ手段（２００、１００）内の前記指定デ
ータを自系の前記バッファ手段（１００、２００）に受
信するデータ転送手段（１０２、２０２）を有し、各系
の外部補助記憶制御装置（１、２）間にデータ転送用の
インタフェース（１０２、３、２０２）を設けることを
特徴とする高速データ転送方式。