JPH01176197A - 時分割多元交換方式 - Google Patents
時分割多元交換方式Info
- Publication number
- JPH01176197A JPH01176197A JP33602887A JP33602887A JPH01176197A JP H01176197 A JPH01176197 A JP H01176197A JP 33602887 A JP33602887 A JP 33602887A JP 33602887 A JP33602887 A JP 33602887A JP H01176197 A JPH01176197 A JP H01176197A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- input
- output
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多元信号を交換する時分割交換方式に関するも
のである。
のである。
（従来の技術）
通信容量の単位である基本ベアラ速度の整数倍の容量を
一括した形で使用する多元信号を時間スイフチを用いて
交換するばあい、多元信号を構成する複数の基本ベアラ
信号の順序が人力側と出力側で一致している必要がある
。このため、従来は、入出力ハイウェイ上の時分割多重
信号のフレーム位相を合せ、２面の通話路メモリを用い
て交換する方式が知られていた。従来技術による時間ス
イフチに関しては日経エレクトロニクス誌１９８７年３
月９日号第９６〜９８ページに記載のものが知られてい
る。
一括した形で使用する多元信号を時間スイフチを用いて
交換するばあい、多元信号を構成する複数の基本ベアラ
信号の順序が人力側と出力側で一致している必要がある
。このため、従来は、入出力ハイウェイ上の時分割多重
信号のフレーム位相を合せ、２面の通話路メモリを用い
て交換する方式が知られていた。従来技術による時間ス
イフチに関しては日経エレクトロニクス誌１９８７年３
月９日号第９６〜９８ページに記載のものが知られてい
る。
第５図は従来技術による時間スイツチの構成を示すブロ
ック図である。この時分割交換回路は、入力ハイウェイ
３０１と、入力がハイウェイ３０１に接続されたデマル
チプレクサ３０２と、データ入力ＤＩがデマルチプレク
サ３０２の第１の出力に接続された第１の通話路メモリ
３０４と、データ入力ＤＩがデマルチプレクサ３０２の
第２の出力に接続された第２の通話路メモリ３０５と、
第１の入力が通話路メモリ３０４のデータ出力Ｄｏに、
第２の人力が通話路メモリ３０５のデータ出力ＤＯに接
続されたマルチプレクサ３０６と、人力がハイウェイ３
０１に接続されたフレーム検出回路３０９と、制御入力
がフレーム検出回路３０９の出力に接続され、最上位ビ
ット出力ＭＳＢがデマルチプレクサ３０２の制御入力に
、出力が通話路メモリ３０４。
ック図である。この時分割交換回路は、入力ハイウェイ
３０１と、入力がハイウェイ３０１に接続されたデマル
チプレクサ３０２と、データ入力ＤＩがデマルチプレク
サ３０２の第１の出力に接続された第１の通話路メモリ
３０４と、データ入力ＤＩがデマルチプレクサ３０２の
第２の出力に接続された第２の通話路メモリ３０５と、
第１の入力が通話路メモリ３０４のデータ出力Ｄｏに、
第２の人力が通話路メモリ３０５のデータ出力ＤＯに接
続されたマルチプレクサ３０６と、人力がハイウェイ３
０１に接続されたフレーム検出回路３０９と、制御入力
がフレーム検出回路３０９の出力に接続され、最上位ビ
ット出力ＭＳＢがデマルチプレクサ３０２の制御入力に
、出力が通話路メモリ３０４。
３０５のライトアドレス入力ＷＡに接続されたカウンタ
３１０と、入力がカウンタ３１０の最上位ピント出力Ｍ
ＳＢに接続され、出力がマルチプレクサ３０６の制御入
力に接続された反転回路３１１と、制御回路３２０と、
データ人力ＤＩとライトアドレスＷＡとが制御回路３２
０の出力に、リードアドレス人力ＲＡがカウンタ３１０
の出力に接続され、データ出力ＤＯが通話メモリ３０４
， ３０５のリードアドレス人力ＲＡに接続された制御
メモリ３２１とからなる。
３１０と、入力がカウンタ３１０の最上位ピント出力Ｍ
ＳＢに接続され、出力がマルチプレクサ３０６の制御入
力に接続された反転回路３１１と、制御回路３２０と、
データ人力ＤＩとライトアドレスＷＡとが制御回路３２
０の出力に、リードアドレス人力ＲＡがカウンタ３１０
の出力に接続され、データ出力ＤＯが通話メモリ３０４
， ３０５のリードアドレス人力ＲＡに接続された制御
メモリ３２１とからなる。
第５図において、入力ハイウェイ３０１上のタイムスロ
ット１，４に多重化された多元通話信号（ａ，ｄ）を出
力ハイウェイ３０８上のタイムスロット１，２に出力す
る場合について説明する。第６図は第５図に示す時間ス
イフチの動作状態を示すタイムチャートである。
ット１，４に多重化された多元通話信号（ａ，ｄ）を出
力ハイウェイ３０８上のタイムスロット１，２に出力す
る場合について説明する。第６図は第５図に示す時間ス
イフチの動作状態を示すタイムチャートである。
まず、全体の動作タイミングを司るカウンタ３１０は、
フレーム検出回路３０９により入力ハイウェイ上に多重
化された通話信号のフレーム位相の先頭においてリセッ
トされる。このカウンタ３１０の出力をアドレスとして
入力ハイウェイ上の通話信号ａ１。
フレーム検出回路３０９により入力ハイウェイ上に多重
化された通話信号のフレーム位相の先頭においてリセッ
トされる。このカウンタ３１０の出力をアドレスとして
入力ハイウェイ上の通話信号ａ１。
ａ， ａ２， ｄ２を通話路メモリ３０４のアドレス＃
１， ＃４、通話路メモリ３０５のアドレス＃Ｌ ＃４
にそれぞれ書込む。
１， ＃４、通話路メモリ３０５のアドレス＃Ｌ ＃４
にそれぞれ書込む。
一方、入力ハイウェイ上のタイムスロット１，４に多重
化された多元通話信号（ａ，ｄ）を出力ハイウェイ上の
タイムスロット１，２に出力するため、制御メモリ３２
１のアドレス＃１には１を、アドレス＃２には４を制御
回路３２０によりあらかじめ書込んでおく。
化された多元通話信号（ａ，ｄ）を出力ハイウェイ上の
タイムスロット１，２に出力するため、制御メモリ３２
１のアドレス＃１には１を、アドレス＃２には４を制御
回路３２０によりあらかじめ書込んでおく。
通話路メモリに書込まれている通話信号は、現在書込み
が行われている通話路メモリとは逆の通話メモリから書
込まれた次のフレームで制御メモリに応じ読み出される
。すなわち、フレームＦ２のタイムスロット１，２では
それぞれ通話路メモリ３０４のアドレス＃１， ＃４か
ら通話信号ａエ，ｄｏが読み出される。
が行われている通話路メモリとは逆の通話メモリから書
込まれた次のフレームで制御メモリに応じ読み出される
。すなわち、フレームＦ２のタイムスロット１，２では
それぞれ通話路メモリ３０４のアドレス＃１， ＃４か
ら通話信号ａエ，ｄｏが読み出される。
このようにして、全てのタイムスロットに多重化された
通話信号を１フレーム分通話メモリに記憶した後、出力
することにより、通話信号ａ１’ ｄｌ ｒ ａ２ｐｄ
ウをその順序を保ったまま出力ハイウェイのタイムスロ
ット１，２に出力することができる。
通話信号を１フレーム分通話メモリに記憶した後、出力
することにより、通話信号ａ１’ ｄｌ ｒ ａ２ｐｄ
ウをその順序を保ったまま出力ハイウェイのタイムスロ
ット１，２に出力することができる。
（発明が解決しようとする問題点）
第５図に示す従来技術による時間スイッチにおいて、多
元信号の時間順序を保存しつつ交換する場合には、入力
信号を１フレーム分通話路メモリに記憶した後、出力す
る為、入出力ハイウェイ間のフレーム位相を一致させて
おく必要がある。従って、時間スイッチ（Ｔ）と空間ス
イッチ（Ｓ）を多段接続して構成するＴ−８−Ｔ交換機
の様に人出力ハイウェイのフレーム位相があらかじめ決
まっている場合には、ファーストイン−ファーストアウ
ト（ＦＩＦＯ）メモリ等を使用したフレームアライナを
用いて時間スイッチの入出力ハイウェイのフレーム位相
を合せておく必要があり、ハードウェアの増大を招いて
いた。
元信号の時間順序を保存しつつ交換する場合には、入力
信号を１フレーム分通話路メモリに記憶した後、出力す
る為、入出力ハイウェイ間のフレーム位相を一致させて
おく必要がある。従って、時間スイッチ（Ｔ）と空間ス
イッチ（Ｓ）を多段接続して構成するＴ−８−Ｔ交換機
の様に人出力ハイウェイのフレーム位相があらかじめ決
まっている場合には、ファーストイン−ファーストアウ
ト（ＦＩＦＯ）メモリ等を使用したフレームアライナを
用いて時間スイッチの入出力ハイウェイのフレーム位相
を合せておく必要があり、ハードウェアの増大を招いて
いた。
（問題を解決するための手段）
本発明によれば、２フレーム分の通話路メモリをもち、
入力ハイウェイ上に多重化された時分割多重信号を２フ
レーム分づつ通話路メモリに書込み、接続すべき多元信
号の多重化された複数の入出力タイムスロット間を、タ
イムスロット番号順に対応させた時、交換すべき多元信
号が入る人力タイムスロットと該入力タイムスロットに
対応した出力タイムスロットの少なくとも１組が、共に
前記出力時分割多重信号上のフレームの先頭から前記入
力時分割多重信号上のフレームの終わりまでの位相にあ
る場合、出力信号のフレームの先頭において書込まれて
いるフの１つ前の入力フレームで書込まれた信号を、そ
の他の多元信号の場合は、出力信号のフレームの先頭に
おいて書込まれているフレームの入力信号を、前記対応
関係に従って通話路メモリから読み出していくことを特
徴とする時分割多元交換方式が得られる。
入力ハイウェイ上に多重化された時分割多重信号を２フ
レーム分づつ通話路メモリに書込み、接続すべき多元信
号の多重化された複数の入出力タイムスロット間を、タ
イムスロット番号順に対応させた時、交換すべき多元信
号が入る人力タイムスロットと該入力タイムスロットに
対応した出力タイムスロットの少なくとも１組が、共に
前記出力時分割多重信号上のフレームの先頭から前記入
力時分割多重信号上のフレームの終わりまでの位相にあ
る場合、出力信号のフレームの先頭において書込まれて
いるフの１つ前の入力フレームで書込まれた信号を、そ
の他の多元信号の場合は、出力信号のフレームの先頭に
おいて書込まれているフレームの入力信号を、前記対応
関係に従って通話路メモリから読み出していくことを特
徴とする時分割多元交換方式が得られる。
（作用）
入出力間のフレーム位相が一致していない場合、出力信
号のフレームの先頭から入力信号のフレームの終わりま
での位相では、入力信号を書込む前に１つ前のフレーム
の信号を読み出す可能性がある。このため、多元信号を
構成する複数の信号間の時間順序を保存できない可能性
がある。そこで、本発明による時間スイッチにおいては
、出力信号のフレームの先頭から入力信号のフレームの
終わりまでの位相にあるタイムスロット間の交換が必要
な多元信号は１つ前のフレームにおいて書込まれた信号
を読み出すように制御することによりフレーム内で多元
信号の時間順序を保存する。
号のフレームの先頭から入力信号のフレームの終わりま
での位相では、入力信号を書込む前に１つ前のフレーム
の信号を読み出す可能性がある。このため、多元信号を
構成する複数の信号間の時間順序を保存できない可能性
がある。そこで、本発明による時間スイッチにおいては
、出力信号のフレームの先頭から入力信号のフレームの
終わりまでの位相にあるタイムスロット間の交換が必要
な多元信号は１つ前のフレームにおいて書込まれた信号
を読み出すように制御することによりフレーム内で多元
信号の時間順序を保存する。
これにより、時間スイッチは単に位相変換スイッチとし
て動作するだけでなく、入出力ハイウェイ間のフレーム
位相が異なる場合のフレームアライナとしても動作させ
ることができる。
て動作するだけでなく、入出力ハイウェイ間のフレーム
位相が異なる場合のフレームアライナとしても動作させ
ることができる。
（実施例）
以下に図を参照して本発明の時間スイッチを説明する。
第１図は本発明の実施例を示すブロック図である。第１
図によれば、本発明の実施例は、入力ハイウェイ１０１
と、入力がハイウェイ１０１に接続されたデマルチプレ
クサ１０２と、データ入力ＤＩがデマルチプレクサ１０
２の第１の出力に接続された第１の通話路メモリ１０４
と、データ入力ＤＩがデマルチプレクサ１０２の第２の
出力に接続された第２の通話路メモリ１０５と、第１の
入力が通話路メモリ１０４のデータ出力ＤＯに、第２の
入力が通話路メモリ１０５のデータ出力ＤＯに接続され
たマルチプレクサ１０６と、人力がハイウェイ１０１に
接続されたフレーム検出回路１０９と、制御人力がフレ
ーム検出回路１０９の出力に接続され、最上位ビット出
力ＭＳＢがデマルチプレクサ１０２の制御入力に、出力
が通話路メモリ１０４゜１０５のライトアドレス入力Ｗ
Ａに接続されたカウンタ１１０と、制御回路１２０と、
カウンタ１１２と、人力がカウンタ１１２の出力に、Ｍ
ＳＢ入力がカウンタ１１２のＭＳＢ出力に、ラッチパル
ス人力がフレーム検出回路１０９の出力に接続され、出
力が制御回路１２０の入力に接続されたラッチ１１３と
、データ入力ＤＩとライトアドレス入力ＷＡとが制御回
路１２０の出力に、リードアドレス人力ＲＡがカウンタ
１１２の出力に接続され、データ出力Ｄｏが通話メモリ
１０４．１０５のリードアドレス人力ＲＡに接続された
制御メモリ１２１と、第１の入力がカウンタ１１２の最
上位ビット出力ＭＳＢに、第２の人力が制御メモリ１２
１のフレーム制御信号出力に接続され、出力がマルチプ
レクサ１０６の制御入力に接続された排他論理和回路１
１１とからなる。
図によれば、本発明の実施例は、入力ハイウェイ１０１
と、入力がハイウェイ１０１に接続されたデマルチプレ
クサ１０２と、データ入力ＤＩがデマルチプレクサ１０
２の第１の出力に接続された第１の通話路メモリ１０４
と、データ入力ＤＩがデマルチプレクサ１０２の第２の
出力に接続された第２の通話路メモリ１０５と、第１の
入力が通話路メモリ１０４のデータ出力ＤＯに、第２の
入力が通話路メモリ１０５のデータ出力ＤＯに接続され
たマルチプレクサ１０６と、人力がハイウェイ１０１に
接続されたフレーム検出回路１０９と、制御人力がフレ
ーム検出回路１０９の出力に接続され、最上位ビット出
力ＭＳＢがデマルチプレクサ１０２の制御入力に、出力
が通話路メモリ１０４゜１０５のライトアドレス入力Ｗ
Ａに接続されたカウンタ１１０と、制御回路１２０と、
カウンタ１１２と、人力がカウンタ１１２の出力に、Ｍ
ＳＢ入力がカウンタ１１２のＭＳＢ出力に、ラッチパル
ス人力がフレーム検出回路１０９の出力に接続され、出
力が制御回路１２０の入力に接続されたラッチ１１３と
、データ入力ＤＩとライトアドレス入力ＷＡとが制御回
路１２０の出力に、リードアドレス人力ＲＡがカウンタ
１１２の出力に接続され、データ出力Ｄｏが通話メモリ
１０４．１０５のリードアドレス人力ＲＡに接続された
制御メモリ１２１と、第１の入力がカウンタ１１２の最
上位ビット出力ＭＳＢに、第２の人力が制御メモリ１２
１のフレーム制御信号出力に接続され、出力がマルチプ
レクサ１０６の制御入力に接続された排他論理和回路１
１１とからなる。
第１図において、入力ハイウェイ１０１上のタイムスロ
ット１，４に多重化された多元通話信号（ａ、ｄ）を出
力ハイウェイ１０８上のタイムスロット１，２に出力す
る場合について説明する。第２図は第１図に示す時間ス
イッチの動作状態を示すタイムチャートである。この場
合は入出力間のフレーム位相が２タイムスロット分ずれ
ているものとする。さらに、この情報は、カウンタ１１
２の出力を入力フレームの先頭でランチすることにより
制御回路１２０に与えることができる。
ット１，４に多重化された多元通話信号（ａ、ｄ）を出
力ハイウェイ１０８上のタイムスロット１，２に出力す
る場合について説明する。第２図は第１図に示す時間ス
イッチの動作状態を示すタイムチャートである。この場
合は入出力間のフレーム位相が２タイムスロット分ずれ
ているものとする。さらに、この情報は、カウンタ１１
２の出力を入力フレームの先頭でランチすることにより
制御回路１２０に与えることができる。
まず、入力信号の書込みタイミングを司るカウンタ１１
０は、フレーム検出回路１０９により人力ハイウェイ上
に多重化された通話信号のフレームＦＩ、の先頭におい
て２フレームに１回リセットされる。このカウンタ１１
０の出力をアドレスとして入力ハイウェイ上の通話信号
ａ１．ｄ０．ａ２．ｄ２を通話路メモリ１０４のアドレ
ス＃１． ＃４、通話路メモリ１０５のアドレス＃１゜
＃４にそれぞれ書込む。
０は、フレーム検出回路１０９により人力ハイウェイ上
に多重化された通話信号のフレームＦＩ、の先頭におい
て２フレームに１回リセットされる。このカウンタ１１
０の出力をアドレスとして入力ハイウェイ上の通話信号
ａ１．ｄ０．ａ２．ｄ２を通話路メモリ１０４のアドレ
ス＃１． ＃４、通話路メモリ１０５のアドレス＃１゜
＃４にそれぞれ書込む。
一方、入力ハイウェイ上のタイムスロット１，４に多重
化された多元通話信号（ａ、ｄ）を出力ハイウェイ上の
タイムスロット１，２に出力するため、制御回路１２０
より制御メモリ１２１のアドレス＃１． ＃２にそれぞ
れ１，４を書込む。さらに、制御メモリに通話路メモリ
のアドレスのはかもう１ビット、フレーム制御信号を設
ける。この場合には、入出力間のフレーム位相差２があ
るため、入力タイムスロット４と出力タイムスロット２
は同位相であり、信号の書込み、読み出しを１フレーム
分ずらす必要がある。そこで、アドレス＃１． ＃２の
フレーム制御信号には１を書込んでおく。
化された多元通話信号（ａ、ｄ）を出力ハイウェイ上の
タイムスロット１，２に出力するため、制御回路１２０
より制御メモリ１２１のアドレス＃１． ＃２にそれぞ
れ１，４を書込む。さらに、制御メモリに通話路メモリ
のアドレスのはかもう１ビット、フレーム制御信号を設
ける。この場合には、入出力間のフレーム位相差２があ
るため、入力タイムスロット４と出力タイムスロット２
は同位相であり、信号の書込み、読み出しを１フレーム
分ずらす必要がある。そこで、アドレス＃１． ＃２の
フレーム制御信号には１を書込んでおく。
通話路メモリ１０４．１０５に書込まれている通話信号
は制御メモリ１２１に応じ読み出される。この時、制御
メモリ１２１中のフレーム制御信号が１の場合には出力
信号のフレームの先頭において書込まれているフレーム
の１つ前の入力フレームで書込まれた信号が、フレーム
制御信号が０の場合には出力信号のフレームの先頭にお
いて書込まれている信号が読み出される。これにより、
第６図に示すようにフレームＦＯ２のタイムスロット１
では通話路メモリ１０４のアドレス＃１から１つ前のフ
レームの通話信号ａ１が読み出され、タイムスロット２
では通話路メモリ１０４のアドレス＃４から通話信号ｄ
０が読み出される。
は制御メモリ１２１に応じ読み出される。この時、制御
メモリ１２１中のフレーム制御信号が１の場合には出力
信号のフレームの先頭において書込まれているフレーム
の１つ前の入力フレームで書込まれた信号が、フレーム
制御信号が０の場合には出力信号のフレームの先頭にお
いて書込まれている信号が読み出される。これにより、
第６図に示すようにフレームＦＯ２のタイムスロット１
では通話路メモリ１０４のアドレス＃１から１つ前のフ
レームの通話信号ａ１が読み出され、タイムスロット２
では通話路メモリ１０４のアドレス＃４から通話信号ｄ
０が読み出される。
本実施例においてはカウンタ１１０に対するカウンタ１
１２の遅延が１フレーム以内である場合について説明し
たが、１フレーム以上２フレーム以内の場合にはカウン
タ１１２のＭＳＢをラッチ１１３でラッチした結果がＯ
となるのを制御回路で検出し、フレーム制御信号を反転
させて制御メモリ１２１に書込む。これに上りカウンタ
１１０に対するカウンタ１１２の遅延にかかわらず本実
施例で説明した動作を行うことができる。
１２の遅延が１フレーム以内である場合について説明し
たが、１フレーム以上２フレーム以内の場合にはカウン
タ１１２のＭＳＢをラッチ１１３でラッチした結果がＯ
となるのを制御回路で検出し、フレーム制御信号を反転
させて制御メモリ１２１に書込む。これに上りカウンタ
１１０に対するカウンタ１１２の遅延にかかわらず本実
施例で説明した動作を行うことができる。
このようにして、通話信号ａ工、ｄ１．ａ２．ｄ２をフ
レーム内でその順序を保ったまま出力ハイウェイのタイ
ムスロット１，２に出力することができる。
レーム内でその順序を保ったまま出力ハイウェイのタイ
ムスロット１，２に出力することができる。
第１図に示す実施例では４多重の場合について説明した
が、多重度の大きな場合に起こる例について第３図を参
照して説明する。第３図は入力ハイウェイと、出力ハイ
ウェイ上の信号を模式的に表している。ここで、多元信
号Ａ（ＡＩ 、 Ａ２． Ａ３）は人出力とも第２のタ
イムスロットが斜線を付した出力時分割多重信号上のフ
レームの先頭から、入力時分割多重信号上のフレームの
終わりまでの位相にあるため、ＦＯｌではＦＩｏで書込
まれた信号を読み出すことにより多元呼の時間順序をフ
レーム内で保存する。この場合には、ＡｌｏがＦＩｏの
先頭タイムスロットからＦＯ，の斜線を付した部分の最
後のタイムスロットに交換される場合の遅延時間が一番
長い。しかし、この最長の遅延時間でも第３図かられか
るように２フレーム分を越えることはない。
が、多重度の大きな場合に起こる例について第３図を参
照して説明する。第３図は入力ハイウェイと、出力ハイ
ウェイ上の信号を模式的に表している。ここで、多元信
号Ａ（ＡＩ 、 Ａ２． Ａ３）は人出力とも第２のタ
イムスロットが斜線を付した出力時分割多重信号上のフ
レームの先頭から、入力時分割多重信号上のフレームの
終わりまでの位相にあるため、ＦＯｌではＦＩｏで書込
まれた信号を読み出すことにより多元呼の時間順序をフ
レーム内で保存する。この場合には、ＡｌｏがＦＩｏの
先頭タイムスロットからＦＯ，の斜線を付した部分の最
後のタイムスロットに交換される場合の遅延時間が一番
長い。しかし、この最長の遅延時間でも第３図かられか
るように２フレーム分を越えることはない。
一方、多元信号Ｂ（Ｂ□、Ｂ２）は出力の第１のタイム
スロットのみが斜線を付した出力時分割多重信号上のフ
レームの先頭から、入力時分割多重信号上のフレームの
終わりまでの位相にあるだけなので、ＦＯ□ではＦＩ、
で書込まれた信号を読み出す。この場合、人力信号はＦ
Ｏ□の先頭より前に記憶され、出力はＦＯ工の先頭より
後で読み出されるため多元呼の時間順序をフレーム内で
保存することができる。逆にＢ２□をＦＯｏから読み出
すと遅延が２フレーム分を越えてしまう。
スロットのみが斜線を付した出力時分割多重信号上のフ
レームの先頭から、入力時分割多重信号上のフレームの
終わりまでの位相にあるだけなので、ＦＯ□ではＦＩ、
で書込まれた信号を読み出す。この場合、人力信号はＦ
Ｏ□の先頭より前に記憶され、出力はＦＯ工の先頭より
後で読み出されるため多元呼の時間順序をフレーム内で
保存することができる。逆にＢ２□をＦＯｏから読み出
すと遅延が２フレーム分を越えてしまう。
この実施例に示すように特定の多元呼のみを１フレーム
前に書込まれた情報から読み出すことにより、入出力ハ
イウェイのフレーム位相がずれている場合にも２フレー
ム分の通話路メモリで多元呼の時間順序をフレーム内で
保存したまま交換できる。
前に書込まれた情報から読み出すことにより、入出力ハ
イウェイのフレーム位相がずれている場合にも２フレー
ム分の通話路メモリで多元呼の時間順序をフレーム内で
保存したまま交換できる。
次に第４図を参照して第２の実施例を説明する。
本実施例において、ハードウェアの動作は第１図のもの
とまったく同じである。本実施例においては第１の実施
例とはフレーム制御情報の決め方のみが異なる。第４図
（ａ）は、信号の出力タイムスロット番号に、出力信号
のフレームの先頭での人力タイムスロット番号を加え、
入力タイムスロット番号と対応させたものである。
とまったく同じである。本実施例においては第１の実施
例とはフレーム制御情報の決め方のみが異なる。第４図
（ａ）は、信号の出力タイムスロット番号に、出力信号
のフレームの先頭での人力タイムスロット番号を加え、
入力タイムスロット番号と対応させたものである。
多元信号Ａ（Ａ１．Ａ２）は、いずれも信号の出力タイ
ムスロット番号に、出力信号のフレームの先頭での入力
タイムスロット番号を加えた数が、入力タイムスロット
番号より大きいため、第１図の制御メモリ１２１のフレ
ーム制御信号には０を書込む。これにより、第４図（ｂ
）に示すようにＦＩ工でメモリに書込まれた信号はＦＯ
ｌで読み出される。
ムスロット番号に、出力信号のフレームの先頭での入力
タイムスロット番号を加えた数が、入力タイムスロット
番号より大きいため、第１図の制御メモリ１２１のフレ
ーム制御信号には０を書込む。これにより、第４図（ｂ
）に示すようにＦＩ工でメモリに書込まれた信号はＦＯ
ｌで読み出される。
一方、多元信号Ｂ（Ｂ、 Ｂ２）では、Ｂ２信号の出力
タイムスロット番号に、出力信号のフレームの先頭で入
力タイムスロット番号を加えた数７が、入力タイムスロ
ット番号８より大きく、実際にこの関係で情報を読み出
すと、２フレーム前の情報を読み出すことになる。従っ
て、第１図の制御メモリ１２１のフレーム制御信号には
１を書込み、第４図（ｂ）に示すようにＦ工、でメモリ
に書込まれた信号をＦＯ工で読み出す。
タイムスロット番号に、出力信号のフレームの先頭で入
力タイムスロット番号を加えた数７が、入力タイムスロ
ット番号８より大きく、実際にこの関係で情報を読み出
すと、２フレーム前の情報を読み出すことになる。従っ
て、第１図の制御メモリ１２１のフレーム制御信号には
１を書込み、第４図（ｂ）に示すようにＦ工、でメモリ
に書込まれた信号をＦＯ工で読み出す。
以上、買２の実施例においても２フレーム分の通話路メ
モリで多元呼の時間順序をフレーム内で保存したまま交
換できる。
モリで多元呼の時間順序をフレーム内で保存したまま交
換できる。
個々に示した２つの実施例ではシーケンシャル書込みラ
ンダム読み出しの例で説明したが、ランダム書込みシー
ケンシャル読み出しによっても同様の動作が得られる。
ンダム読み出しの例で説明したが、ランダム書込みシー
ケンシャル読み出しによっても同様の動作が得られる。
（発明の効果）
以上述べたように本発明によれば、入出力間にフレーム
位相の差がある場合にも２フレーム分の通話路メモリに
より、フレーム内で時間順序を保存して多元信号の時分
割交換を行うことができる。
位相の差がある場合にも２フレーム分の通話路メモリに
より、フレーム内で時間順序を保存して多元信号の時分
割交換を行うことができる。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示す実施例の動作状態を示すタイムチャー
ト、第３図はハイウェイ多重度の大きな場合の多元交換
を示すタイムチャート、第４図（ａ）。 （ｂ）は本発明の第２の実施例においてハイウェイ多重
度の大きな場合の多元交換を示すタイムチャート、第５
図は従来技術による時間スイッチの構成を示すブロック
図、第６図は第５図に示す時間スイッチの動作状態を示
すタイムチャートである。 図において、１０２．３０２はデマルチプレクサ、１０
４゜１０５、３０４．３０５は通話路メモリ、１０６．
３０６はマルチプレクサ、１２１．３２１は制御メモリ
をそれぞれ示す。
図は第１図に示す実施例の動作状態を示すタイムチャー
ト、第３図はハイウェイ多重度の大きな場合の多元交換
を示すタイムチャート、第４図（ａ）。 （ｂ）は本発明の第２の実施例においてハイウェイ多重
度の大きな場合の多元交換を示すタイムチャート、第５
図は従来技術による時間スイッチの構成を示すブロック
図、第６図は第５図に示す時間スイッチの動作状態を示
すタイムチャートである。 図において、１０２．３０２はデマルチプレクサ、１０
４゜１０５、３０４．３０５は通話路メモリ、１０６．
３０６はマルチプレクサ、１２１．３２１は制御メモリ
をそれぞれ示す。
Claims (3)
- （１）２フレーム分の通話路メモリと、１フレーム分の
通話路メモリの読み出しアドレスに加え、ビット方向に
さらに１ビットのフレーム制御情報を記憶する制御メモ
リをもち、前記フレーム制御情報の内容は入力からみた
出力のフレーム位相遅延量と、多元呼を収容する複数の
タイムスロットの入出力間の対応関係に応じて呼設定毎
に決定し、前記２フレーム分の通話路メモリのうち情報
を読み出すメモリを前記フレーム制御情報に応じて決め
ることを特徴とする時分割多元交換方式。 - （２）接続すべき多元信号の多重化された複数の入出力
タイムスロット間を、各入出力信号のフレームの先頭か
らタイムスロット番号順に対応させた時、交換すべき多
元信号が入る入力タイムスロットと該入力タイムスロッ
トに対応した出力タイムスロットの少なくとも１組が、
共に前記出力時分割多重信号上のフレームの先頭から前
記入力時分割多重信号上のフレームの終わりまでの位相
にある場合、出力信号のフレームの先頭において書込ま
れている入力フレームの１つ前のフレームで書込まれた
入力信号を、その他の多元信号の場合は、出力信号のフ
レームの先頭において書込まれているフレームの入力信
号を、前記対応関係に従って通話路メモリから読み出す
ように読み出しアドレス、フレーム制御情報を決定する
ことを特徴とする前記特許請求の範囲第１項に記載の時
分割多元交換方式。 - （３）接続すべき多元信号の多重化された複数の入出力
タイムスロット間を、各入出力信号のフレームの先頭か
らタイムスロット番号順に対応させた時、交換すべき多
元信号が入る出力タイムスロット番号に、出力信号のフ
レームの先頭での入力タイムスロット番号を加えた値が
、該出力タイムスロット番号に対応した入力タイムスロ
ット番号より小さいものが１つでもある場合、出力信号
のフレームの先頭において書込まれている入力フレーム
の１つ前のフレームで書込まれた入力信号を、その他の
多元信号の場合は、出力信号のフレームの先頭において
書込まれているフレームの入力信号を、前記対応関係に
従って通話路メモリから読み出すように読み出しアドレ
ス、フレーム制御情報を決定することを特徴とする前記
特許請求の範囲第１項に記載の時分割多元交換方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602887A JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
| CA000587153A CA1311818C (en) | 1987-12-29 | 1988-12-28 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
| DE3850485T DE3850485T2 (de) | 1987-12-29 | 1988-12-29 | Zeitmultiplexvermittlung für Mehrkanal-Verbindungen, welche zwei Zeitvermittlungsspeicher als Rahmenausgleicher verwendet. |
| US07/291,673 US4941141A (en) | 1987-12-29 | 1988-12-29 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
| EP88312385A EP0323248B1 (en) | 1987-12-29 | 1988-12-29 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602887A JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01176197A true JPH01176197A (ja) | 1989-07-12 |
| JPH0586120B2 JPH0586120B2 (ja) | 1993-12-09 |
Family
ID=18294954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33602887A Granted JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01176197A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193844A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 時間スイッチ |
| DE102012217483B4 (de) * | 2012-09-26 | 2014-11-06 | Siemens Aktiengesellschaft | Aufnahme von Messdaten von mindestens einem Zahn als Untersuchungsobjekt mittels Magnetresonanztechnik |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101815417B1 (ko) * | 2017-03-28 | 2018-01-04 | 성균관대학교산학협력단 | 가상 높이를 이용한 피사체 위치 정보 획득 방법 |
-
1987
- 1987-12-29 JP JP33602887A patent/JPH01176197A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193844A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 時間スイッチ |
| DE102012217483B4 (de) * | 2012-09-26 | 2014-11-06 | Siemens Aktiengesellschaft | Aufnahme von Messdaten von mindestens einem Zahn als Untersuchungsobjekt mittels Magnetresonanztechnik |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0586120B2 (ja) | 1993-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072796A (en) | Apparatus and method for accessing memory in a TDM network | |
| EP0102810B1 (en) | Digital transmission systems | |
| US4207435A (en) | Channel translators for use in time division digital exchangers | |
| US6259703B1 (en) | Time slot assigner for communication system | |
| EP0345891B1 (en) | Switching system for switching packet oriented data as well as circuit oriented data | |
| US4686670A (en) | Method of switching time slots in a TDM-signal and arrangement for performing the method | |
| US4392224A (en) | Speech path switching system in time-divisional electronic telephone switching system | |
| US5351238A (en) | Method of controlling a frame phase of a time-division switch and frame phase variable time-division switch | |
| EP0504710B1 (en) | Cross-point type switch using common memories | |
| US6961343B1 (en) | Cross-connection switch | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JPH0586120B2 (ja) | ||
| CA2109007C (en) | Time slot assigner for communication system | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| US7016346B1 (en) | Apparatus and method for converting data in serial format to parallel format and vice versa | |
| JP2997279B2 (ja) | 時分割通話路 | |
| JP2623519B2 (ja) | 時間スイツチ回路 | |
| KR0157382B1 (ko) | 에이티엠 교환기의 스위칭 시스템 및 그의 용량확장방법 | |
| JPS63267094A (ja) | 時間スイツチ | |
| JP2560863B2 (ja) | 放送選択スイッチ | |
| SU1278875A1 (ru) | Устройство св зи дл вычислительной системы | |
| JPH02137431A (ja) | データ多重方式 | |
| JPS61121597A (ja) | 時分割通話路方式及び装置 | |
| JPS61184086A (ja) | 時間スイツチ回路 | |
| JPH0531360B2 (ja) |