JPH0586120B2 - - Google Patents
Info
- Publication number
- JPH0586120B2 JPH0586120B2 JP33602887A JP33602887A JPH0586120B2 JP H0586120 B2 JPH0586120 B2 JP H0586120B2 JP 33602887 A JP33602887 A JP 33602887A JP 33602887 A JP33602887 A JP 33602887A JP H0586120 B2 JPH0586120 B2 JP H0586120B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- output
- input
- time slot
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 64
- 238000004891 communication Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多元信号を交換する時分割交換方式に
関するものである。
関するものである。
（従来の技術）
通信容量の単位である基本ベアラ速度の整数倍
の容量を一括した形で使用する多元信号を時間ス
イツチを用いて交換するばあい、多元信号を構成
する複数の基本ベアラ信号の順序が入力側と出力
側で一致している必要がある。このため、従来
は、入出力ハイウエイ上の時分割多重信号のフレ
ーム位相を合せ、２面の通話路メモリを用いて交
換する方式が知られていた。従来技術による時間
スイツチに関しては日経エレクトロニクス誌1987
年３月９日号第96〜98ページに記載のものが知ら
れている。
の容量を一括した形で使用する多元信号を時間ス
イツチを用いて交換するばあい、多元信号を構成
する複数の基本ベアラ信号の順序が入力側と出力
側で一致している必要がある。このため、従来
は、入出力ハイウエイ上の時分割多重信号のフレ
ーム位相を合せ、２面の通話路メモリを用いて交
換する方式が知られていた。従来技術による時間
スイツチに関しては日経エレクトロニクス誌1987
年３月９日号第96〜98ページに記載のものが知ら
れている。
第５図は従来技術による時間スイツチの構成を
示すブロツク図である。この時分割交換回路は、
入力ハイウエイ３０１と、入力がハイウエイ３０
１に接続されたデマルチプレクサ３０２と、デー
タ入力DIがデマルチプレクサ３０２の第１の出
力に接続された第１の通話路メモリ３０４と、デ
ータ入力DIがデマルチプレクサ３０２の第２の
出力に接続された第２の通話路メモリ３０５と、
第１の入力が通話路メモリ３０４のデータ出力
DOに、第２の入力が通話路メモリ３０５のデー
タ出力DOに接続されたマルチプレクサ３０６
と、入力がハイウエイ３０１に接続されたフレー
ム検出回路３０９と、制御入力がフレーム検出回
路３０９の出力に接続され、最上位ビツト出力
MSBがデマルチプレクサ３０２の制御入力に、
出力が通話路メモリ３０４，３０５のライトアド
レス入力WAに接続されたカウンタ３１０と、入
力がカウンタ３１０の最上位ビツト出力MSBに
接続され、出力がマルチプレクサ３０６の制御入
力に接続された反転回路３１１と、制御回路３２
０と、データ入力DIとライトアドレスWAとが制
御回路３２０の出力に、リードアドレス入力RA
がカウンタ３１０の出力に接続され、データ出力
DOが通話メモリ３０４，３０５のリードアドレ
ス入力RAに接続された制御メモリ３２１とから
なる。
示すブロツク図である。この時分割交換回路は、
入力ハイウエイ３０１と、入力がハイウエイ３０
１に接続されたデマルチプレクサ３０２と、デー
タ入力DIがデマルチプレクサ３０２の第１の出
力に接続された第１の通話路メモリ３０４と、デ
ータ入力DIがデマルチプレクサ３０２の第２の
出力に接続された第２の通話路メモリ３０５と、
第１の入力が通話路メモリ３０４のデータ出力
DOに、第２の入力が通話路メモリ３０５のデー
タ出力DOに接続されたマルチプレクサ３０６
と、入力がハイウエイ３０１に接続されたフレー
ム検出回路３０９と、制御入力がフレーム検出回
路３０９の出力に接続され、最上位ビツト出力
MSBがデマルチプレクサ３０２の制御入力に、
出力が通話路メモリ３０４，３０５のライトアド
レス入力WAに接続されたカウンタ３１０と、入
力がカウンタ３１０の最上位ビツト出力MSBに
接続され、出力がマルチプレクサ３０６の制御入
力に接続された反転回路３１１と、制御回路３２
０と、データ入力DIとライトアドレスWAとが制
御回路３２０の出力に、リードアドレス入力RA
がカウンタ３１０の出力に接続され、データ出力
DOが通話メモリ３０４，３０５のリードアドレ
ス入力RAに接続された制御メモリ３２１とから
なる。
第５図において、入力ハイウエイ３０１上のタ
イムスロツト１，４に多重化された多元通話信号
ａ，ｄを出力ハイウエイ３０８上のタイムスロツ
ト１，２に出力する場合について説明する。第６
図は第５図に示す時間スイツチの動作状態を示す
タイムチヤートである。
イムスロツト１，４に多重化された多元通話信号
ａ，ｄを出力ハイウエイ３０８上のタイムスロツ
ト１，２に出力する場合について説明する。第６
図は第５図に示す時間スイツチの動作状態を示す
タイムチヤートである。
まず、全体の動作タイミングを司るカウンタ３
１０は、フレーム検出回路３０９により入力ハイ
ウエイ上に多重化された通話信号のフレームF1
の先頭においてリセツトされる。このカウンタ３
１０の出力をアドレスとして入力ハイウエイ上の
通話信号a1，d1，a2，d2を通話路メモリ３０４の
アドレス＃１，＃４、通話路メモリ３０５のアド
レス＃１，＃４にそれぞれ書込む。
１０は、フレーム検出回路３０９により入力ハイ
ウエイ上に多重化された通話信号のフレームF1
の先頭においてリセツトされる。このカウンタ３
１０の出力をアドレスとして入力ハイウエイ上の
通話信号a1，d1，a2，d2を通話路メモリ３０４の
アドレス＃１，＃４、通話路メモリ３０５のアド
レス＃１，＃４にそれぞれ書込む。
一方、入力ハイウエイ上のタイムスロツト１，
４に多重化された多元通話信号ａ，ｄを出力ハイ
ウエイ上のタイムスロツト１，２に出力するた
め、制御メモリ３２１のアドレス＃１には１を、
アドレス＃２には４を制御回路３２０によりあら
かじめ書込んでおく。
４に多重化された多元通話信号ａ，ｄを出力ハイ
ウエイ上のタイムスロツト１，２に出力するた
め、制御メモリ３２１のアドレス＃１には１を、
アドレス＃２には４を制御回路３２０によりあら
かじめ書込んでおく。
通話路メモリに書込まれている通話信号は、現
在書込みが行われている通話路メモリとは逆の通
話メモリから書込まれた次のフレームで制御メモ
リに応じ読み出される。すなわち、フレームF2
のタイムスロツト１，２ではそれぞれ通話路メモ
リ３０４のアドレス＃１，＃４から通話信号a1，
d1が読み出される。
在書込みが行われている通話路メモリとは逆の通
話メモリから書込まれた次のフレームで制御メモ
リに応じ読み出される。すなわち、フレームF2
のタイムスロツト１，２ではそれぞれ通話路メモ
リ３０４のアドレス＃１，＃４から通話信号a1，
d1が読み出される。
このようにして、全てのタイムスロツトに多重
化された通話信号を１フレーム分通話メモリに記
憶した後、出力することにより、通話信号a1，
d1，a2，d2をその順序を保つたまま出力ハイウエ
イのタイムスロツト１，２に出力することができ
る。
化された通話信号を１フレーム分通話メモリに記
憶した後、出力することにより、通話信号a1，
d1，a2，d2をその順序を保つたまま出力ハイウエ
イのタイムスロツト１，２に出力することができ
る。
（発明が解決しようとする問題点）
第５図に示す従来技術による時間スイツチにお
いて、多元信号の中に含まれる単位信号の入力さ
れた順番を保つように多元信号の時間順序を保存
しつつ交換する場合には、入力信号を１フレーム
分通話路メモリに記憶した後、出力する為、入出
力ハイウエイ間のフレーム位相を一致させておく
必要がある。従つて、時間スイツチＴと空間スイ
ツチＳを多段接続して構成するＴ−Ｓ−Ｔ交換機
の様に入出力ハイウエイのフレーム位相があらか
じめ決まつている場合には、フアーストイン−フ
アーストアウトFIFOメモリ等を使用したフレー
ムアライナを用いて時間スイツチの入出力ハイウ
エイのフレーム位相を合せておく必要があり、ハ
ードウエアの増大を招いていた。
いて、多元信号の中に含まれる単位信号の入力さ
れた順番を保つように多元信号の時間順序を保存
しつつ交換する場合には、入力信号を１フレーム
分通話路メモリに記憶した後、出力する為、入出
力ハイウエイ間のフレーム位相を一致させておく
必要がある。従つて、時間スイツチＴと空間スイ
ツチＳを多段接続して構成するＴ−Ｓ−Ｔ交換機
の様に入出力ハイウエイのフレーム位相があらか
じめ決まつている場合には、フアーストイン−フ
アーストアウトFIFOメモリ等を使用したフレー
ムアライナを用いて時間スイツチの入出力ハイウ
エイのフレーム位相を合せておく必要があり、ハ
ードウエアの増大を招いていた。
（問題を解決するための手段）
本発明によれば、多元信号を交換する場合に、
入力での多元信号の順序が出力フレーム内で保存
されるように多元入力信号の時間順に出力タイム
スロツトを割り当てる時分割多元交換方式におい
て、 ２フレーム分の通話メモリと、１フレーム分の
通話メモリへの書き込みアドレスを各タイムスロ
ツト毎にフレーム周期で発生する書き込み制御部
と、１フレーム分の通話路メモリからの読み出し
アドレスに加え、フレーム制御情報を各タイムス
ロツト毎にフレーム周期で発生する読み出し制御
部を持ち、通話信号の書き込みはフレーム毎に前
記書き込み制御部から出力されるアドレスに従い
２フレーム分の通話路メモリを１フレーム分毎に
交互に行ない、前記フレーム制御情報の内容は入
力から見た出力のフレーム位相遅延量と、多元呼
を収容する複数のタイムスロツトの入力タイムス
ロツトと出力タイムスロツトの対応関係に応じて
多元呼毎に決定し、前記２フレーム分の通話路メ
モリに記憶された２フレーム分の通話信号のうち
どちらのフレームに属する通話信号を読み出すか
を前記読み出し制御部から出力されるフレーム制
御情報に応じて決めることを特徴とする時分割多
元交換方式が得られる。
入力での多元信号の順序が出力フレーム内で保存
されるように多元入力信号の時間順に出力タイム
スロツトを割り当てる時分割多元交換方式におい
て、 ２フレーム分の通話メモリと、１フレーム分の
通話メモリへの書き込みアドレスを各タイムスロ
ツト毎にフレーム周期で発生する書き込み制御部
と、１フレーム分の通話路メモリからの読み出し
アドレスに加え、フレーム制御情報を各タイムス
ロツト毎にフレーム周期で発生する読み出し制御
部を持ち、通話信号の書き込みはフレーム毎に前
記書き込み制御部から出力されるアドレスに従い
２フレーム分の通話路メモリを１フレーム分毎に
交互に行ない、前記フレーム制御情報の内容は入
力から見た出力のフレーム位相遅延量と、多元呼
を収容する複数のタイムスロツトの入力タイムス
ロツトと出力タイムスロツトの対応関係に応じて
多元呼毎に決定し、前記２フレーム分の通話路メ
モリに記憶された２フレーム分の通話信号のうち
どちらのフレームに属する通話信号を読み出すか
を前記読み出し制御部から出力されるフレーム制
御情報に応じて決めることを特徴とする時分割多
元交換方式が得られる。
また、入力タイムスロツト上の通話信号が出力
タイムスロツト上のどの位置に出力するかを対応
させた時に、交換すべき多元信号が入る入力タイ
ムスロツトと該入力タイムスロツトに対応した出
力タイムスロツトの少なくとも１組が、共に出力
時分割多重信号上のフレームの先頭から入力時分
割多重信号上のフレームの終わりまでの位相にあ
る場合、出力信号のフレームの先頭において書き
込まれている入力フレームの１つの前のフレーム
で書き込まれた通話信号を通話路メモリから読み
出し、その他の多元信号の場合には、出力信号の
フレーム先頭において書き込まれているフレーム
の通話信号を通話路メモリから読み出すように、
フレーム制御情報を決定することを特徴とする時
分割多元交換方式が得られる。
タイムスロツト上のどの位置に出力するかを対応
させた時に、交換すべき多元信号が入る入力タイ
ムスロツトと該入力タイムスロツトに対応した出
力タイムスロツトの少なくとも１組が、共に出力
時分割多重信号上のフレームの先頭から入力時分
割多重信号上のフレームの終わりまでの位相にあ
る場合、出力信号のフレームの先頭において書き
込まれている入力フレームの１つの前のフレーム
で書き込まれた通話信号を通話路メモリから読み
出し、その他の多元信号の場合には、出力信号の
フレーム先頭において書き込まれているフレーム
の通話信号を通話路メモリから読み出すように、
フレーム制御情報を決定することを特徴とする時
分割多元交換方式が得られる。
また、本発明によれば、入力時分割多重信号に
フレームの先頭から順にタイムスロツト番号を割
り当て、出力時分割多重信号にフレームの先頭の
出力タイムスロツトの番号をそれと同位相にある
入力タイムスロツトと同一の番号としてフレーム
の先頭から順にタイムスロツト番号を付与し、多
元呼を収容するタイムスロツトの入出力間の対応
関係に着目した場合、出力タイムスロツト番号が
入力タイムスロツト番号より小さいものが一組で
もある場合、出力信号のフレームの先頭において
書き込まれている入力フレームの１つ前のフレー
ムで書き込まれた通話信号を通話路メモリから読
み出し、その他の多元信号の場合には、出力信号
のフレームの先頭において書き込まれているフレ
ームの通話信号を、通話路メモリから読み出すよ
うにフレーム制御情報を決定することを特徴とす
る時分割多元交換方式が得られる。
フレームの先頭から順にタイムスロツト番号を割
り当て、出力時分割多重信号にフレームの先頭の
出力タイムスロツトの番号をそれと同位相にある
入力タイムスロツトと同一の番号としてフレーム
の先頭から順にタイムスロツト番号を付与し、多
元呼を収容するタイムスロツトの入出力間の対応
関係に着目した場合、出力タイムスロツト番号が
入力タイムスロツト番号より小さいものが一組で
もある場合、出力信号のフレームの先頭において
書き込まれている入力フレームの１つ前のフレー
ムで書き込まれた通話信号を通話路メモリから読
み出し、その他の多元信号の場合には、出力信号
のフレームの先頭において書き込まれているフレ
ームの通話信号を、通話路メモリから読み出すよ
うにフレーム制御情報を決定することを特徴とす
る時分割多元交換方式が得られる。
（作用）
入出力間のフレーム位相が一致していない場
合、出力信号のフレームの先頭から入力信号のフ
レームの終わりまでの位相では、入力信号を書込
む前に１つ前のフレームの信号を読み出す可能性
がある。このため、多元信号を構成する複数の信
号間の時間順序を保存できない可能性がある。そ
こで、本発明による時間スイツチにおいては、出
力信号のフレームの先頭から入力信号のフレーム
の終わりまでの位相にあるタイムスロツト間の交
換が必要な多元信号は１つ前のフレームにおいて
書込まれた信号を読み出すように制御することに
よりフレーム内で多元信号の時間順序を保存す
る。
合、出力信号のフレームの先頭から入力信号のフ
レームの終わりまでの位相では、入力信号を書込
む前に１つ前のフレームの信号を読み出す可能性
がある。このため、多元信号を構成する複数の信
号間の時間順序を保存できない可能性がある。そ
こで、本発明による時間スイツチにおいては、出
力信号のフレームの先頭から入力信号のフレーム
の終わりまでの位相にあるタイムスロツト間の交
換が必要な多元信号は１つ前のフレームにおいて
書込まれた信号を読み出すように制御することに
よりフレーム内で多元信号の時間順序を保存す
る。
これにより、時間スイツチは単に位相変換スイ
ツチとして動作するだけでなく、入出力ハイウエ
イ間のフレーム位相が異なる場合のフレームアラ
イナとしても動作させることができる。
ツチとして動作するだけでなく、入出力ハイウエ
イ間のフレーム位相が異なる場合のフレームアラ
イナとしても動作させることができる。
（実施例）
以下に図を参照して本発明の時間スイツチを説
明する。
明する。
第１図は本発明の実施例を示すブロツク図であ
る。第１図によれば、本発明の実施例は、入力ハ
イウエイ１０１と、入力がハイウエイ１０１に接
続されたデマルチプレクサ１０２と、データ入力
DIがデマルチプレクサ１０２の第１の出力に接
続された第１の通話路メモリ１０４と、データ入
力DIがデマルチプレクサ１０２の第２の出力に
接続された第２の通話路メモリ１０５と、第１の
入力が通話路メモリ１０４のデータ出力DOに、
第２の入力が通話路メモリ１０５のデータ出力
DOに接続されたマルチプレクサ１０６と、入力
がハイウエイ１０１に接続されたフレーム検出回
路１０９と、制御入力がフレーム検出回路１０９
の出力に接続され、最上位ビツト出力MSBがデ
マルチプレクサ１０２の制御入力に、出力が通話
路メモリ１０４，１０５のライトアドレス入力
WAに接続されたカウンタ１１０と、制御回路１
２０と、カウンタ１１２と、入力がカウンタ１１
２の出力に、MSB入力がカウンタ１１２のMSB
出力に、ラツチパルス入力がフレーム検出回路１
０９の出力に接続され、出力が制御回路１２０の
入力に接続されたラツチ１１３と、データ入力
DIとライトアドレス入力WAとが制御回路１２０
の出力に、リードアドレス入力RAがカウンタ１
１２の出力に接続され、データ出力DOが通話メ
モリ１０４，１０５のリードアドレス入力RAに
接続された制御メモリ１２１と、第１の入力がカ
ウンタ１２２の最上位ビツト出力MSBに、第２
の入力が制御メモリ１２１のフレーム制御信号出
力に接続され、出力がマルチプレクサ１０６の制
御入力に接続された排他論理和回路１１１とから
なる。
る。第１図によれば、本発明の実施例は、入力ハ
イウエイ１０１と、入力がハイウエイ１０１に接
続されたデマルチプレクサ１０２と、データ入力
DIがデマルチプレクサ１０２の第１の出力に接
続された第１の通話路メモリ１０４と、データ入
力DIがデマルチプレクサ１０２の第２の出力に
接続された第２の通話路メモリ１０５と、第１の
入力が通話路メモリ１０４のデータ出力DOに、
第２の入力が通話路メモリ１０５のデータ出力
DOに接続されたマルチプレクサ１０６と、入力
がハイウエイ１０１に接続されたフレーム検出回
路１０９と、制御入力がフレーム検出回路１０９
の出力に接続され、最上位ビツト出力MSBがデ
マルチプレクサ１０２の制御入力に、出力が通話
路メモリ１０４，１０５のライトアドレス入力
WAに接続されたカウンタ１１０と、制御回路１
２０と、カウンタ１１２と、入力がカウンタ１１
２の出力に、MSB入力がカウンタ１１２のMSB
出力に、ラツチパルス入力がフレーム検出回路１
０９の出力に接続され、出力が制御回路１２０の
入力に接続されたラツチ１１３と、データ入力
DIとライトアドレス入力WAとが制御回路１２０
の出力に、リードアドレス入力RAがカウンタ１
１２の出力に接続され、データ出力DOが通話メ
モリ１０４，１０５のリードアドレス入力RAに
接続された制御メモリ１２１と、第１の入力がカ
ウンタ１２２の最上位ビツト出力MSBに、第２
の入力が制御メモリ１２１のフレーム制御信号出
力に接続され、出力がマルチプレクサ１０６の制
御入力に接続された排他論理和回路１１１とから
なる。
第１図において、入力ハイウエイ１０１上のタ
イムスロツト１，４に多重化された多元通話信号
ａ，ｄを出力ハイウエイ１０８上のタイムスロツ
ト１，２に出力する場合について説明する。第２
図は第１図に示す時間スイツチの動作状態を示す
タイムチヤートである。この場合は入出力間のフ
レーム位相が２タイムスロツト分ずれているもの
とする。さらに、この情報は、カウンタ１１２の
出力を入力フレームの先頭でラツチすることによ
り制御回路１２０に与えることができる。
イムスロツト１，４に多重化された多元通話信号
ａ，ｄを出力ハイウエイ１０８上のタイムスロツ
ト１，２に出力する場合について説明する。第２
図は第１図に示す時間スイツチの動作状態を示す
タイムチヤートである。この場合は入出力間のフ
レーム位相が２タイムスロツト分ずれているもの
とする。さらに、この情報は、カウンタ１１２の
出力を入力フレームの先頭でラツチすることによ
り制御回路１２０に与えることができる。
まず、入力信号の書込みタイミングを司るカウ
ンタ１１０は、フレーム検出回路１０９により入
力ハイウエイ上に多重化された通話信号のフレー
ムFI1の先頭において２フレームに１回リセツト
される。このカウンタ１１０の出力をアドレスと
して入力ハイウエイ上の通話信号a1，d1，a2，d2
を通話路メモリ１０４のアドレス＃１，＃４、通
話路メモリ１０５のアドレス＃１，＃４にそれぞ
れ書込む。
ンタ１１０は、フレーム検出回路１０９により入
力ハイウエイ上に多重化された通話信号のフレー
ムFI1の先頭において２フレームに１回リセツト
される。このカウンタ１１０の出力をアドレスと
して入力ハイウエイ上の通話信号a1，d1，a2，d2
を通話路メモリ１０４のアドレス＃１，＃４、通
話路メモリ１０５のアドレス＃１，＃４にそれぞ
れ書込む。
一方、入力ハイウエイ上のタイムスロツト１，
４に多重化された多元通話信号ａ，ｄを出力ハイ
ウエイ上のタイムスロツト１，２に出力するた
め、制御回路１２０より制御メモリ１２１のアド
レス＃１，＃２にそれぞれ１，４を書込む。さら
に、制御メモリに通話路メモリのアドレスのほか
もう１ビツト、フレーム制御信号を設ける。この
場合には、入出力間のフレーム位相差２があるた
め、入力タイムスロツト４と出力タイムスロツト
２は同時刻にあり、書き込み読み出しは同時にで
きない。従つて、信号の書込み、読み出しを１フ
レーム分ずらす必要がある。そこで、アドレス
＃１，＃２のフレーム制御信号には１を書込んで
おく。
４に多重化された多元通話信号ａ，ｄを出力ハイ
ウエイ上のタイムスロツト１，２に出力するた
め、制御回路１２０より制御メモリ１２１のアド
レス＃１，＃２にそれぞれ１，４を書込む。さら
に、制御メモリに通話路メモリのアドレスのほか
もう１ビツト、フレーム制御信号を設ける。この
場合には、入出力間のフレーム位相差２があるた
め、入力タイムスロツト４と出力タイムスロツト
２は同時刻にあり、書き込み読み出しは同時にで
きない。従つて、信号の書込み、読み出しを１フ
レーム分ずらす必要がある。そこで、アドレス
＃１，＃２のフレーム制御信号には１を書込んで
おく。
通話路メモリ１０４，１０５に書込まれている
通話信号は制御メモリ１２１に応じ読み出され
る。この時、制御メモリ１２１中のフレーム制御
信号が１の場合には出力信号のフレームの先頭に
おいて書込まれているフレームの１つ前の入力フ
レームで書込まれた信号が、フレーム制御信号が
０の場合には出力信号のフレームの先頭において
書込まれている信号が読み出される。これによ
り、第６図に示すようにフレームFO2のタイムス
ロツト１では通話路メモリ１０４のアドレス＃１
から１つ前のフレームの通話信号a1が読み出さ
れ、タイムスロツト２では通話路メモリ１０４の
アドレス＃４から通話信号d1が読み出される。
通話信号は制御メモリ１２１に応じ読み出され
る。この時、制御メモリ１２１中のフレーム制御
信号が１の場合には出力信号のフレームの先頭に
おいて書込まれているフレームの１つ前の入力フ
レームで書込まれた信号が、フレーム制御信号が
０の場合には出力信号のフレームの先頭において
書込まれている信号が読み出される。これによ
り、第６図に示すようにフレームFO2のタイムス
ロツト１では通話路メモリ１０４のアドレス＃１
から１つ前のフレームの通話信号a1が読み出さ
れ、タイムスロツト２では通話路メモリ１０４の
アドレス＃４から通話信号d1が読み出される。
本実施例においてはカウンタ１１０に対するカ
ウンタ１１２の遅延が１フレーム以内である場合
について説明したが、１フレーム以上２フレーム
以内の場合にはカウンタ１１２のMSBラツチ１
１３でラツチした結果が０となるのを制御回路で
検出し、フレーム制御信号を反転させて制御メモ
リ１２１に書込む。これによりカウンタ１１０に
対するカウンタ１１２の遅延にかかわらず本実施
例で説明した動作を行うことができる。
ウンタ１１２の遅延が１フレーム以内である場合
について説明したが、１フレーム以上２フレーム
以内の場合にはカウンタ１１２のMSBラツチ１
１３でラツチした結果が０となるのを制御回路で
検出し、フレーム制御信号を反転させて制御メモ
リ１２１に書込む。これによりカウンタ１１０に
対するカウンタ１１２の遅延にかかわらず本実施
例で説明した動作を行うことができる。
このようにして、通話信号a1，d1，a2，d2をフ
レーム内でその順序を保つたまま出力ハイウエイ
のタイムスロツト１，２に出力することができ
る。
レーム内でその順序を保つたまま出力ハイウエイ
のタイムスロツト１，２に出力することができ
る。
第１図に示す実施例では４多重の場合について
説明したが、多重度の大きな場合に起こる例につ
いて第３図を参照して説明する。第３図は入力ハ
イウエイと、出力ハイウエイ上の信号を模式的に
表している。ここで、多元信号Ａ，A1，A2，A3
は入出力とも第２のタイムスロツトが斜線を付し
た出力時分割多重信号上のフレームの先頭から、
入力時分割多重信号上のフレームの終わりまでの
位相にあるため、FO1ではFI0で書込まれた信号
を読み出すことにより多元呼の時間順序をフレー
ム内で保存する。この場合には、A10がFI0の先
頭タイムスロツトからFO1の斜線を付した部分の
最後のタイムスロツトに交換される場合の遅延時
間が一番長い。しかし、この最長の遅延時間でも
第３図からわかるように２フレーム分を越えるこ
とはない。
説明したが、多重度の大きな場合に起こる例につ
いて第３図を参照して説明する。第３図は入力ハ
イウエイと、出力ハイウエイ上の信号を模式的に
表している。ここで、多元信号Ａ，A1，A2，A3
は入出力とも第２のタイムスロツトが斜線を付し
た出力時分割多重信号上のフレームの先頭から、
入力時分割多重信号上のフレームの終わりまでの
位相にあるため、FO1ではFI0で書込まれた信号
を読み出すことにより多元呼の時間順序をフレー
ム内で保存する。この場合には、A10がFI0の先
頭タイムスロツトからFO1の斜線を付した部分の
最後のタイムスロツトに交換される場合の遅延時
間が一番長い。しかし、この最長の遅延時間でも
第３図からわかるように２フレーム分を越えるこ
とはない。
一方、多元信号Ｂ，B1，B2は出力の第１のタ
イムスロツトのみが斜線を付した出力時分割多重
信号上のフレームの先頭から、入力時分割多重信
号上のフレームの終わりまでの位相にあるだけな
ので、FO1ではFI1で書込まれた信号を読み出す。
この場合、入力信号はFO1の先頭より前に記憶さ
れ、出力はFO1の先頭より後で読み出されるため
多元呼の時間順序をフレーム内で保存することが
できる。逆にB21をFO0から読み出すと遅延が２
フレーム分を越えてしまう。
イムスロツトのみが斜線を付した出力時分割多重
信号上のフレームの先頭から、入力時分割多重信
号上のフレームの終わりまでの位相にあるだけな
ので、FO1ではFI1で書込まれた信号を読み出す。
この場合、入力信号はFO1の先頭より前に記憶さ
れ、出力はFO1の先頭より後で読み出されるため
多元呼の時間順序をフレーム内で保存することが
できる。逆にB21をFO0から読み出すと遅延が２
フレーム分を越えてしまう。
この実施例に示すように特定の多元呼のみを１
フレーム前に書込まれた情報から読み出すことに
より、入出力ハイウエイのフレーム位相がずれて
いる場合にも２フレーム分の通話路メモリで多元
呼の時間順序をフレーム内で保存したまま交換で
きる。
フレーム前に書込まれた情報から読み出すことに
より、入出力ハイウエイのフレーム位相がずれて
いる場合にも２フレーム分の通話路メモリで多元
呼の時間順序をフレーム内で保存したまま交換で
きる。
次に第４図を参照して第２の実施例を説明す
る。本実施例において、ハードウエアの動作は第
１図のものとまつたく同じである。本実施例にお
いては第１の実施例とはフレーム制御情報の決め
方のみが異なる。第４図ａは、出力信号のタイム
スロツト番号を、出力フレームの先頭のタイムス
ロツト番号に同位相の入力タイムスロツト番号と
同一の番号を付与して順番に決定したものであ
る。
る。本実施例において、ハードウエアの動作は第
１図のものとまつたく同じである。本実施例にお
いては第１の実施例とはフレーム制御情報の決め
方のみが異なる。第４図ａは、出力信号のタイム
スロツト番号を、出力フレームの先頭のタイムス
ロツト番号に同位相の入力タイムスロツト番号と
同一の番号を付与して順番に決定したものであ
る。
多元信号Ａ，A1，A2は、入力信号のタイムス
ロツト番号で数えたA1，A2信号の出力タイムス
ロツト番号がいずれも入力信号のタイムスロツト
番号より大きいため、第１図の制御メモリ１２１
のフレーム制御信号には０を書込む。これによ
り、第４図ｂに示すようにFI1でメモリに書込ま
れた信号はFO1で読み出される。
ロツト番号で数えたA1，A2信号の出力タイムス
ロツト番号がいずれも入力信号のタイムスロツト
番号より大きいため、第１図の制御メモリ１２１
のフレーム制御信号には０を書込む。これによ
り、第４図ｂに示すようにFI1でメモリに書込ま
れた信号はFO1で読み出される。
一方、多元信号Ｂ，B1，B2では、入力信号の
タイムスロツト番号で数えたB2信号の出力タイ
ムスロツト番号が入力信号のタイムスロツト番号
より小さく、実際にこの関係で情報を読み出す
と、２フレーム前の情報を読み出すことになる。
従つて、第１図の制御メモリ１２１のフレーム制
御信号には１を書込み、第４図ｂに示すように
FI1でメモリに書込まれた信号をFO1で読み出す。
タイムスロツト番号で数えたB2信号の出力タイ
ムスロツト番号が入力信号のタイムスロツト番号
より小さく、実際にこの関係で情報を読み出す
と、２フレーム前の情報を読み出すことになる。
従つて、第１図の制御メモリ１２１のフレーム制
御信号には１を書込み、第４図ｂに示すように
FI1でメモリに書込まれた信号をFO1で読み出す。
以上、第２の実施例においても２フレーム分の
通話路メモリで多元呼の時間順序をフレーム内で
保存したまま交換できる。
通話路メモリで多元呼の時間順序をフレーム内で
保存したまま交換できる。
個々に示した２つの実施例ではシーケンシヤル
書込みランダム読み出しの例で説明したが、ラン
ダム書込みシーケンシヤル読み出しによつても同
様の動作が得られる。
書込みランダム読み出しの例で説明したが、ラン
ダム書込みシーケンシヤル読み出しによつても同
様の動作が得られる。
（発明の効果）
以上述べたように本発明によれば、入出力間に
フレーム位相の差がある場合にも２フレーム分の
通話路メモリにより、フレーム内で時間順序を保
存して多元信号の時分割交換を行うことができ
る。
フレーム位相の差がある場合にも２フレーム分の
通話路メモリにより、フレーム内で時間順序を保
存して多元信号の時分割交換を行うことができ
る。
第１図は本発明の第１の実施例を示すブロツク
図、第２図は第１図に示す実施例の動作状態を示
すタイムチヤート、第３図はハイウエイ多重度の
大きな場合の多元交換を示すタイムチヤート、第
４図ａ，ｂは本発明の第２の実施例においてハイ
ウエイ多重度の大きな場合の多元交換を示すタイ
ムチヤート、第５図は従来技術による時間スイツ
チの構成を示すブロツク図、第６図は第５図に示
す時間スイツチの動作状態を示すタイムチヤート
である。 図において、１０２，３０２はデマルチプレク
サ、１０４，１０５，３０４，３０５は通話路メ
モリ、１０６，３０６はマルチプレクサ、１２
１，３２１は制御メモリをそれぞれ示す。
図、第２図は第１図に示す実施例の動作状態を示
すタイムチヤート、第３図はハイウエイ多重度の
大きな場合の多元交換を示すタイムチヤート、第
４図ａ，ｂは本発明の第２の実施例においてハイ
ウエイ多重度の大きな場合の多元交換を示すタイ
ムチヤート、第５図は従来技術による時間スイツ
チの構成を示すブロツク図、第６図は第５図に示
す時間スイツチの動作状態を示すタイムチヤート
である。 図において、１０２，３０２はデマルチプレク
サ、１０４，１０５，３０４，３０５は通話路メ
モリ、１０６，３０６はマルチプレクサ、１２
１，３２１は制御メモリをそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １ 多元信号を交換する場合に、入力での多元信
号の順序が出力フレーム内で保存されるように多
元入力信号の時間順に出力タイムスロツトを割り
当てる時分割多元交換方式において、 ２フレーム分の通話メモリと、１フレーム分の
通話メモリへの書き込みアドレスを各タイムスロ
ツト毎にフレーム周期で発生する書き込み制御部
と、１フレーム分の通話路メモリからの読み出し
アドレスに加え、フレーム制御情報を各タイムス
ロツト毎にフレーム周期で発生する読み出し制御
部を持ち、通話信号の書き込みはフレーム毎に前
記書き込み制御部から出力されるアドレスに従い
２フレーム分の通話路メモリを１フレーム分毎に
交互に行ない、前記フレーム制御情報の内容は入
力から見た出力のフレーム位相遅延量と、多元呼
を収容する複数のタイムスロツトの入力タイムス
ロツトと出力タイムスロツトの対応関係に応じて
多元呼毎に決定し、前記２フレーム分の通話路メ
モリに記憶された２フレーム分の通話信号のうち
どちらのフレームに属する通話信号を読み出すか
を前記読み出し制御部から出力されるフレーム制
御情報に応じて決めることを特徴とする時分割多
元交換方式。 ２ 入力タイムスロツト上の通話信号が出力タイ
ムスロツト上のどの位置に出力するかを対応させ
た時に、交換すべき多元信号が入る入力タイムス
ロツトと該入力タイムスロツトに対応した出力タ
イムスロツトの少なくとも一組が、共に出力時分
割多重信号上のフレームの先頭から入力時分割多
重信号上のフレームの終わりまでの位相にある場
合、出力信号のフレームの先頭において書き込ま
れている入力フレームの１つ前のフレームで書き
込まれた通話信号を通話路メモリから読み出し、
その他の多元信号の場合には、出力信号のフレー
ム先頭において書き込まれているフレームの通話
信号を通話路メモリから読み出すように、フレー
ム制御情報を決定することを特徴とする特許請求
の範囲第１項に記載の時分割多元交換方式。 ３ 入力時分割多重信号にフレームの先頭から順
にタイムスロツト番号を割り当て、出力時分割多
重信号にフレームの先頭の出力タイムスロツトの
番号をそれと同位相にある入力タイムスロツトと
同一の番号としてフレームの先頭から順にタイム
スロツト番号を付与し、多元呼を収容するタイム
スロツトの入出力間の対応関係に着目した場合、
出力タイムスロツト番号が入力タイムスロツト番
号より小さいものが一組でもある場合、出力信号
のフレームの先頭において書き込まれている入力
フレームの１つ前のフレームで書き込まれた通話
信号を通話路メモリから読み出し、その他の多元
信号の場合には、出力信号のフレームの先頭にお
いて書き込まれているフレームの通話信号を、通
話路メモリから読み出すようにフレーム制御情報
を決定することを特徴とする特許請求の範囲第１
項に記載の時分割多元交換方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602887A JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
| CA000587153A CA1311818C (en) | 1987-12-29 | 1988-12-28 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
| US07/291,673 US4941141A (en) | 1987-12-29 | 1988-12-29 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
| EP88312385A EP0323248B1 (en) | 1987-12-29 | 1988-12-29 | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner |
| DE3850485T DE3850485T2 (de) | 1987-12-29 | 1988-12-29 | Zeitmultiplexvermittlung für Mehrkanal-Verbindungen, welche zwei Zeitvermittlungsspeicher als Rahmenausgleicher verwendet. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602887A JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01176197A JPH01176197A (ja) | 1989-07-12 |
| JPH0586120B2 true JPH0586120B2 (ja) | 1993-12-09 |
Family
ID=18294954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33602887A Granted JPH01176197A (ja) | 1987-12-29 | 1987-12-29 | 時分割多元交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01176197A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101815417B1 (ko) * | 2017-03-28 | 2018-01-04 | 성균관대학교산학협력단 | 가상 높이를 이용한 피사체 위치 정보 획득 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193844A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 時間スイッチ |
| DE102012217483B4 (de) * | 2012-09-26 | 2014-11-06 | Siemens Aktiengesellschaft | Aufnahme von Messdaten von mindestens einem Zahn als Untersuchungsobjekt mittels Magnetresonanztechnik |
-
1987
- 1987-12-29 JP JP33602887A patent/JPH01176197A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101815417B1 (ko) * | 2017-03-28 | 2018-01-04 | 성균관대학교산학협력단 | 가상 높이를 이용한 피사체 위치 정보 획득 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01176197A (ja) | 1989-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0323248B1 (en) | Time division switching for multi-channel calls using two time switch memories acting as a frame aligner | |
| JPH024054A (ja) | ハイブリッドパケット交換方法および装置 | |
| EP0232091B1 (en) | Time switch with a dual memory structure-type control memory | |
| EP0102810B1 (en) | Digital transmission systems | |
| US6259703B1 (en) | Time slot assigner for communication system | |
| US4972407A (en) | Time-division switching circuit transforming data formats | |
| JPH0371791A (ja) | 時分割通話路 | |
| JPH01176197A (ja) | 時分割多元交換方式 | |
| JP2725700B2 (ja) | 時分割多元交換方式 | |
| JPS6373323A (ja) | バツフアメモリ装置 | |
| CA2109007C (en) | Time slot assigner for communication system | |
| JPS6129226A (ja) | チヤネルデ−タ分離装置 | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ | |
| JP2675415B2 (ja) | タイミング整合回路 | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JP2623519B2 (ja) | 時間スイツチ回路 | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| JP3062241B2 (ja) | パケット組立装置 | |
| KR0146763B1 (ko) | 공유 버퍼형 에이티엠 스위치에서의 방송 제어 장치 | |
| JP2553302B2 (ja) | タイムスロット入替装置 | |
| JPH0315865B2 (ja) | ||
| JP2738153B2 (ja) | オーバーヘッドクロスコネクト方式 | |
| JPH1175276A (ja) | 時間スイッチ | |
| JPS6193743A (ja) | Ｒａｍ制御方式 | |
| JPS61121597A (ja) | 時分割通話路方式及び装置 |