JPH0117850Y2 - - Google Patents
Info
- Publication number
- JPH0117850Y2 JPH0117850Y2 JP17430982U JP17430982U JPH0117850Y2 JP H0117850 Y2 JPH0117850 Y2 JP H0117850Y2 JP 17430982 U JP17430982 U JP 17430982U JP 17430982 U JP17430982 U JP 17430982U JP H0117850 Y2 JPH0117850 Y2 JP H0117850Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- line input
- emitter
- input
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920006395 saturated elastomer Polymers 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はＳ／Ｎ（信号対雑音比）を改善するこ
とのできるテープレコーダのライン入力アンプに
関するものである。
とのできるテープレコーダのライン入力アンプに
関するものである。
従来、テープレコーダのライン入力アンプとし
て、第１図に示すようなものがあつた。
て、第１図に示すようなものがあつた。
通常、ライン入力端子１はプリアンプのレコー
ド出力端子に接続される。レコード出力端子から
入力された信号は、入力ボリユームVRにより適
度な録音レベルに調整され、ライン入力アンプで
あるトランジスタQ1のベースに入力される。
ド出力端子に接続される。レコード出力端子から
入力された信号は、入力ボリユームVRにより適
度な録音レベルに調整され、ライン入力アンプで
あるトランジスタQ1のベースに入力される。
一方、ライン入力端子１の入力インピーダンス
は、入力ボリユームVRの位置および電源オン／
オフにかかわらず、十分高くしなければならな
い。なぜなら、ライン入力端子１に接続される機
器が過負荷によつてその特性が歪むことを防ぐた
めである。
は、入力ボリユームVRの位置および電源オン／
オフにかかわらず、十分高くしなければならな
い。なぜなら、ライン入力端子１に接続される機
器が過負荷によつてその特性が歪むことを防ぐた
めである。
したがつて、第１図の抵抗R1の値は十分大き
なものにしなければならない。
なものにしなければならない。
しかし、その結果、ライン入力アンプであるト
ランジスタQ1の信号源インピーダンスを上昇さ
せることになり、この抵抗R1の熱雑音により
Ｓ／Ｎを悪化させてしまう。特に、ノイズリダク
シヨン回路内蔵機器においては、その効果を著し
く低下させるものである。
ランジスタQ1の信号源インピーダンスを上昇さ
せることになり、この抵抗R1の熱雑音により
Ｓ／Ｎを悪化させてしまう。特に、ノイズリダク
シヨン回路内蔵機器においては、その効果を著し
く低下させるものである。
本考案の目的は、このような従来の技術の欠点
を克服し、電源オフ時にも十分高いインピーダン
スを有したテープレコーダのライン入力アンプを
提供することにある。
を克服し、電源オフ時にも十分高いインピーダン
スを有したテープレコーダのライン入力アンプを
提供することにある。
以下、図によつて本考案を具体的に説明する。
第２図は、本考案の一実施例よりなるテープレ
コーダのライン入力アンプの回路図である。
コーダのライン入力アンプの回路図である。
この実施例では、入力信号を入力ボリユーム
VRにより適度に音量調整した信号を、NPNト
ランジスタによるエミツタフオロワ・アンプによ
つてインピーダンス変換し、マルチプレツクスフ
イルタ２に入力する場合を示している。
VRにより適度に音量調整した信号を、NPNト
ランジスタによるエミツタフオロワ・アンプによ
つてインピーダンス変換し、マルチプレツクスフ
イルタ２に入力する場合を示している。
同図において、電源がオンのとき、NPNトラ
ンジスタQ2，Q3のベースはそれぞれ抵抗R2，R3
によつて十分バイアスされ、飽和状態となり、ト
ランジスタQ1は第１図のエミツタフオロワ回路
と等価に動作する。
ンジスタQ2，Q3のベースはそれぞれ抵抗R2，R3
によつて十分バイアスされ、飽和状態となり、ト
ランジスタQ1は第１図のエミツタフオロワ回路
と等価に動作する。
また、電源がオフのときには、トランジスタ
Q2，Q3はともにカツトオフとなる。
Q2，Q3はともにカツトオフとなる。
このとき、トランジスタQ1はNPNトランジス
タであり、トランジスタQ1のベース−エミツタ
およびベース−コレクタはいずれもＰ−Ｎ接合で
あり、トランジスタQ2，Q3のそれぞれエミツタ
−ベース、コレクタ−ベース接合はＮ−Ｐ接合で
ある。
タであり、トランジスタQ1のベース−エミツタ
およびベース−コレクタはいずれもＰ−Ｎ接合で
あり、トランジスタQ2，Q3のそれぞれエミツタ
−ベース、コレクタ−ベース接合はＮ−Ｐ接合で
ある。
したがつて、入力信号の極性に関係なく、トラ
ンジスタQ1の入力インピーダンスは十分高いも
のとなる。
ンジスタQ1の入力インピーダンスは十分高いも
のとなる。
なお、第２図ではエミツタフオロワの場合を示
したが、増幅度が１以上の一石アンプの場合を第
３図に示す。
したが、増幅度が１以上の一石アンプの場合を第
３図に示す。
また、第２図、第３図において、トランジスタ
Q2の代りにダイオードを用いてもその効果は同
等である。
Q2の代りにダイオードを用いてもその効果は同
等である。
以上説明したように、本考案によれば、電源の
オフ時にも入力インピーダンスを十分高くするこ
とができ、Ｓ／Ｎを改善することができる。
オフ時にも入力インピーダンスを十分高くするこ
とができ、Ｓ／Ｎを改善することができる。
第１図は従来のライン入力アンプの回路図、第
２図は本考案の一実施例よりなるテープレコーダ
のライン入力アンプの回路図、および第３図は他
の実施態様よりなるライン入力アンプの回路図で
ある。 １…ライン入力端子、VR…入力ボリユーム、
Q1，Q2，Q3…トランジスタ。
２図は本考案の一実施例よりなるテープレコーダ
のライン入力アンプの回路図、および第３図は他
の実施態様よりなるライン入力アンプの回路図で
ある。 １…ライン入力端子、VR…入力ボリユーム、
Q1，Q2，Q3…トランジスタ。
Claims (1)
- トランジスタ一石よりなるテープレコーダのラ
イン入力アンプにおいて、該トランジスタQ1の
コレクタと電源との間にトランジスタまたはダイ
オードQ2を設け、かつトランジスタQ1のエミツ
タとアースとの間にトランジスタQ3を設け、ト
ランジスタQ1のコレクタをトランジスタQ2のエ
ミツタと接続し、トランジスタQ1のエミツタを
トランジスタQ3のコレクタへ接続し、さらにト
ランジスタQ2，Q3のベースをそれぞれ抵抗を介
して電源に接続すると共に電源オン時にトランジ
スタQ2，Q3が飽和状態となるようバイアスされ
ていることにより、電源オフ時の入力インピーダ
ンスを高くするように構成したことを特徴とする
テープレコーダのライン入力アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17430982U JPS5978715U (ja) | 1982-11-19 | 1982-11-19 | テ−プレコ−ダのライン入力アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17430982U JPS5978715U (ja) | 1982-11-19 | 1982-11-19 | テ−プレコ−ダのライン入力アンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5978715U JPS5978715U (ja) | 1984-05-28 |
| JPH0117850Y2 true JPH0117850Y2 (ja) | 1989-05-24 |
Family
ID=30379508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17430982U Granted JPS5978715U (ja) | 1982-11-19 | 1982-11-19 | テ−プレコ−ダのライン入力アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5978715U (ja) |
-
1982
- 1982-11-19 JP JP17430982U patent/JPS5978715U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5978715U (ja) | 1984-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0117850Y2 (ja) | ||
| JPS6117590Y2 (ja) | ||
| US4001731A (en) | Device for optionally realizing two mutually complementary functions | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0351810Y2 (ja) | ||
| JPS6029222Y2 (ja) | 増巾器 | |
| JPS5810187Y2 (ja) | 磁気記録再生装置 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPS634291Y2 (ja) | ||
| JPS6121855Y2 (ja) | ||
| JPS5834763Y2 (ja) | 分流回路 | |
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| JPS6224976Y2 (ja) | ||
| JPS5957017U (ja) | 電力増幅回路 | |
| JPS59140516U (ja) | 増幅器の保護回路 | |
| JPS59112397U (ja) | 高速記憶内容保持制御回路 | |
| JPS5873615U (ja) | トランジスタ増幅器 | |
| JPS5826718U (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JPS591236U (ja) | 高圧パルス発生回路 | |
| JPS60136541U (ja) | レベル検出回路 | |
| JPS60172415U (ja) | 直流増幅器 | |
| JPS61113473U (ja) | ||
| JPS5973821U (ja) | 電子ボリユ−ム装置 | |
| JPS61273006A (ja) | 音量制御回路 | |
| JPS58152071U (ja) | 信号制御回路 |