JPH01181114A - マイクロコンピュータの動作電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マイクロコンピュータにおけるメモリーの記
憶内容をバックアップする為の端子及び前記メモリーの
記憶内容の書き込み動作を禁止する為の端子に印加する
動作電圧を発生する動作電圧発生回路に関する。

（ロ）従来の技術 現在、多くの電子機器は、マイクロコンピュータにより
操作スイッチの操作状況を管理すると共に該操作スイッ
チの操作に応じて動作制御が行われる様に成されている
。この様な電子機器としては、例えばシンセサイザ方式
のラジオ受信機が知られている。前記ラジオ受信機は、
局部発振器が電圧制御発振器で構成されると共にＰＬＬ
回路を有し、前記局部発振器からの局部発振周波数を分
周器により分周した後、位相比較器により分周された局
部発振周波数と基準周波数とを位相比較し、その位相差
に応じて発生される電圧を制御電圧として前記局部発振
器に印加することにより局部発振周波数を所定の周波数
にして受信周波数を作成するので、前記分周器に所定の
受信周波数の周波数データとなる分１１■比を与えるこ
とにより所望の受信周波数を得ることが出来る。その為
、シンセサイザ方式のラジオ受信機は、例えば特公昭６
０−５７７７５号公報に示される如く、動作を制御する
プログラムが書き込まれたＲＯＭと、所定の操作により
所望の放送局の周波数に対応した周波数データが書き込
まれるＲＡＭとを有するマイクロコンピュータを備え、
操作スイッチの操作で該マイクロコンピュータから読み
出される種々のプログラム及びデータにより制御される
様に構成されている。

ところで、上述の如きマイクロコンピュータには、例え
ば特開昭６２−９１００７号公報に示される如く、イン
ヒビット端子と称される端子が設けられており、該端子
にｒＬ、レベルの信号であるインヒビット信号が印加き
れたとき、マイクロコンピュータはＲＡＭの記ｔα内容
の書き込み動作を禁止する他、概ねの動作が停止される
動作停止状！１４（インヒビット状態）になり、ＲＡＭ
の記憶内容を保持する程度の微少消費を流動作となる。

その為、この様なマイクロコンピュータを備える電子機
器は、′ｒｒｒ、′ｆＡ電圧が低下し、マイクロコンピ
ュータに十分なレベルの動作電圧が供給きれなくなると
直ちにインヒビット信号が発生され、ＲＡＭの記憶内容
が狂う以前にマイクロコンピュータが動作停止状態にな
り、電源端子に接続されるバックアップコンデンサに蓄
えられた電荷でＲＡＭの記憶内容が十分に保持出来る様
に成されている。

（ハ）発明が解決しようとする課題 ところで、シンセサイザ方式のラジオ受信機に使用され
るマイクロコンピュータとしては、ＣＰＵ＋ＲＡＭ、Ｒ
ＯＭ等の主要素子に動作電圧を与える為のメイン電源端
子と、ＰＬＩ、回路等のその他の素子に動作電圧を与え
る為のサブ電源端子との２つの電源端子を備えるものが
ある。この種のマイクロコンピュータは、インヒビット
端子が特別に設けられておらず、前記サブ、電源端子を
−ｒ　Ｌ　、レベルにすると、動作停止状態になる様に
構成されている。ここで、前記マイクロコンピュータは
、ＰＬＬ回路の電源をサブ電源端子から採る関係上、該
サブＴｒＬｒＡ端子にメイン電源端子より多くの電流を
流す必要がある。例えば、メイン電源端子には２〜３ｍ
Ａの電流を流せば良いのに対し、サブ電源端子には１５
〜２０ｍＡの電流を流す必要がある。ちなみに、メイン
電源端子には、サブ電源端子に印加する電圧以上の電圧
を印加する必要がある。

また、この様なマイクロコンピュータは、ラッチアップ
状態になることを防止する為に先ずメイン電源端子に動
作電圧を印加し、その後、サブ電源端子に動作電圧を印
加する必要がある。その為、前記マイクロコンピュータ
は、特開昭６２−９１００７号公報に示される如く、電
源端子に動作電圧を供給する為の電源線路に抵抗を介し
て（あるいは直接）インヒビット端子を接続する様に、
単にメイン電源端子とサブ電源端子とを抵抗を介して（
あるいは直接）接続することが出来ず、メイン電源端子
に印加する動作電圧とサブ電源端子に印加する動作電圧
とのタイミングを計る為、あるいは電圧レベル合わせの
為に前記２つの動作電圧を発生する動作電圧発生回路が
複雑であると共に前記タイミングを計る為の調整が必要
だった。

＜二）課題を解決するための手段 本発明は、上述の点に鑑み成されたマイクロコンピュー
タの動作電圧発生回路で、メモリーの記憶内容をバック
アップする動作電圧を印加する為の第１端子に動作電圧
を供給すると共に逆流防止用ダイオードが挿入された第
１線路と、メモリーの記憶内容の書き込み動作を禁止す
る動作電圧を印加する為の第２端子に動作電圧を供給す
ると共にエミッタフォロワ型の第１トランジスタのコレ
クタ・エミッタ間が挿入された第２線路と、前記第１ト
ランジスタのベース及び前記第１線路間をコレクタ・エ
ミッタ間で接続する第２トランジスタとを備え、該第２
トランジスタを制御することにより前記第２端子に印加
する動作電圧を発生する様にしたものである。

（ホ）作用 本発明は、マイクロコンピュータの第２端子に動作電圧
を供給する為の第２線路にエミッタフォロワ型の第１ト
ランジスタのコレクタ・エミッタ間を挿入すると共に該
第１トランジスタのベースとマイクロコンピュータの第
１端子に動作電圧を供給する為の第１線路との間を第２
トランジスタのコレクタ・エミッタ間で接続し、該第２
トランジスタを制御することにより選択的に前記第２ト
ランジスタのエミッタから前記第１線路に印加きれる動
作電圧より該第２トランジスタのベース・エミッタ間の
導通電圧分低い電圧を発生させると共に第１端子に動作
電圧が印加されていないときに第２端子に動作電圧が印
加されない様にしたものである。

（へ）実施例 第１図は、本発明に係るマイクロコンピュータの動作電
圧発生回路をシンセサイザ方式のラジオ受信機に使用し
た一例を示す回路図で、（１）は交流Ｔｒｔ、ｍ　（２
）、１ｔＪ１ス４　ッｆ　（３）、電Ｒトランス（４）
及び整流回路（５）から構成された電源回路、（β）は
電ｆＲＨ路（７）にコレクタ・エミッタ間が挿入された
トランジスタ（８）と、該トランジスタ（８）のコレク
タ・ベース間をドレイン・ソース間で接続し、ゲート・
ソース間が接続されたＦＥＴ（９）と、該ＦＥＴ（９）
のゲート及びアース間に接続されたコンデンサ（１０）
と、前記トランジスタ（８）のベースにカソードが接続
されたツェナーダイオード（１１）と、該ツェナーダイ
オード（１１）のアノード及びアース間に接続された検
出抵抗（１２）とから構成された定電圧回路、（１３〉
はベースが前記ツェナーダイオード（１１）のアノード
と前記検出抵抗（１２）との接続点Ａに接続され、コレ
クタが抵抗り１４）及びダイオード（１５）を介して前
記定電圧回路部）のコレクタに接続されたエミッタ接地
型の検出トランジスタ、（１６）はアンテナ（１７）か
ら受信きれた電波を中間周波数に変換し、選択増幅した
後に検波して出力端子（１８）から音響信号が出力され
るチューナ回路、（１９）はＣＰＵ、ＲＡＭ、ＲＯＭ及
びＰＬＬ回路（図示せず）を備え、前記チューナ回路（
１６）を制御すると共に前記ＣＰＵやＲＡＭ、ＲＯＭ等
の主要素子に動作電圧を与える為のメイン電源端子（２
０）と、前記ＰＬＬ回路等のその他の素子に動作電圧を
与える為のサブ電源端子（２１）とを備えるマイクロコ
ンピュータ、（２２）はカソードが抵抗（２３）を介し
て前記定電圧回路（６）のトランジスタ（８）のエミッ
タに接続され、該トランジスタ（８）のエミッタに発生
する定電圧を所定電圧にする為のツェナーダイオード、
（２４）は該ツェナーダイオード（２２）のカソードに
発生した電圧を動作電圧として前記マイクロコンピュー
タ（１９）のメイン電源端子（２０）に供給すると共に
逆流防止用ダイオード（２５）が挿入された第１線路、
（２６〉は前記メイン電源端子（２０）に接続されたバ
ックアップコンデンサ、（２７）はエミッタフォロワ型
の第１トランジスタ（２８）のコレクタ・エミッタ間が
挿入されていると共に定電圧回路（すのトランジスタ（
８）のエミッタに発生する定電圧を該第１トランジスタ
（２８）のジレクタ・エミッタ間を介してマイクロコン
ピュータ（１９）のサブ電源端子（２１）に供給する為
の第２線路、（２９）はエミッタが前記第１線路（２４
）のダイオード（２５）のアノード側に接続され、コレ
クタが前記第１トランジスタ（２８）のベースに接続き
れていると共に検出トランジスタ（１３）により制御さ
れる第２トランジスタ、　（３０）はベースが前記第１
線路（２４）のダイオード（２５）のカソード側に接続
されたエミッタフォロワ型のトランジスタ（３１）のコ
レクタ・エミッタ間が挿入されていると共に定電圧回路
（すのトランジスタ（８〉のエミッタに発生する定電圧
を前記エミッタフォロワ型のトランジスタ（３１）のコ
レクタ・エミッタ間を介してチューナ回路（１６）に供
給する為の第３線路、（３２）は出力端子（１８）をア
ースするミューティングトランジスタ、（３３）はチュ
ーナ回路（１６）に印加される動作電圧に応じて、ある
いはマイクロコンピュータ（１９）のミューティング端
子（３４）から出力されるミューティング信号に応じて
制御されると共に前記ミューティングトランジスタ（３
２）を制御する制御トランジスタである。

ところで、マイクロコンピュータ（１９）のＲＯＭには
、操作手段（３５）の操作に応じて読み出される種々の
プログラムが書き込まれており、マイクロ。

コンピュータ（１９）のＲＡＭには、前記操作手段（３
５）の操作に応じて周波数データが書き込まれる様に成
されている。また、前記マイクロコンピュータ（１９）
は、サブ電源端子（２１）がｒＬ、レベルになると、動
作停止状態（インヒビット状態）になり、ＲＡＭの記憶
内容の書き込み動作が禁止され、ＲＡＭの記憶内容を保
持する状態になる。また、前記マイクロコンピュータ（
１９）は、サブ電源端子り２１）に印加される電圧レベ
ルがｒＬ」から’ＨＪに、及びｒＨ，からｒＬ」に変化
したときから数秒間、あるいは受信周波数を変化させる
動作中にミューティング端子（３４）からｒＨ」レベル
の信号を発生する。

次に第１図の回路を第２図（イ）乃至（チ）の特性図を
参照しながら説明する。

まず、電源投入時について説明する。

今、第２図（イ）乃至（チ）において、時刻ｔ０に電源
スィッチ（３）をオンすると、電源回路（↓）の出力端
Ｂからは、第２図＜イ）に示す如く、正の電源電圧が発
生される。前記電源電圧は、定電圧回路（炉に印加され
るので、コンデンサ（１０）の充電が行われる。そして
、前記コンデンサ（１０）の端子電圧がツェナーダイオ
ード（１１）のツェナー電圧に達すると、該ツェナーダ
イオード（１１）がオンするので、定電圧回路（す）の
出力端となるトランジスタ（８）のエミッタからは、第
２図（口〉に示す如く、定電圧が発生する様になる。前
記トランジスタ（８）のエミッタから定電圧が発生する
と、その定電圧は、抵抗（２３）を介してツェナーダイ
オード（２２）により所定電圧に成され、ダイオード（
２５）を介してマイクロコンピュータ（１９）のメイン
電源端子（２０）に印加される。ここで、バックアップ
コンデンサ（２６）が放電きれていれば、速やかに該バ
ックアップコンデンサ（２６）　（低周波用及び高周波
用のバイパスコンデンサ（３６）及び（３７）を含む）
が充電された後、前記メイン電源端子（２０）には、第
２図（ハ）に示す如く所定電圧が印加される。

一方、定電圧回路（６）のツェナーダイオード（１１）
がオンすると、検出抵抗（１２）にＴｔ、ｍが流れるの
で、検出トランジスタ（１３）のベース点Ａには、第２
図（ニ）に示す如く、コンデンサ（１ｏ）の端子電圧に
応じて上昇する重圧が発生する。ここで、前記検出トラ
ンジスタ（１３）のコレクタには、Ｗ、源回路（１）の
出力端Ｂに発生した電源電圧が抵抗（１４）及びダイオ
ード（１５）を介して印加されているので、点Ａの電圧
が第２図（ニ）の１点鎖線に示す如く、検出トランジス
タ（１３）のベース・エミッタ間の立上り電圧に達する
と、該検出トランジスタ（１３）はオンする（第２図（
本）に検出トランジスタ（１３）のコレクタに発生する
重圧を示す）。その為、グイオー）’　（３８）及び前
記検出トランジスタ（１３）のコレクタ・エミッタ間を
介して第２トランジスタ（２９）は、ベース１！流が流
れるので、オンする。前記第２トランジスタ（２９）が
オンすると、該第２トランジスタ（２９）のエミッタ・
コレクタ間を介してツェナーダイオード（２２〉により
発生された所定電圧が第２図くへ）に示す如く、第１ト
ランジスタ（２８）のベー、スに印加される。その為、
前記第１トランジスタ（２８）がオンし、定電圧回路（
６）のトランジスタ（８）のエミッタに発生した定電圧
が該第１トランジスタ（２８〉のコレクタ・エミッタ間
を介してマイクロコンピュータ（１９）のサブ電源端子
（２１）に印加され、マイクロコンピュータ（１９）の
インヒビット状態が解除される。ここで、前記サブ′￥
！、源端子り２１）に印加される電圧は、第２トランジ
スタ（２９）のエミッタ・コレクタ間の導通電圧が無視
出来るので、ツェナーダイオード（２２）により発生さ
れた所定電圧より第１トランジスタ（２８）のベース・
エミッタ間の導通電圧分低い所定電圧が発生する。

前記第１トランジスタ（２８）のベース・エミッタ間の
導通電圧は、第１線路（２４）のダイオード（２５）の
導通電圧と等しいので、サブ電源端子（２１）には、メ
イン１！源端子（２０）と略凹−電圧の動作電圧が印加
される。また、前記サブ電源端子（２１）は、第２図（
ト）に示す如く、メイン１！源端子（２１）に動作電圧
を供給する為の第１．ｉ路（２４）にエミッタが接続さ
れた第２トランジスタ（２９）がオンすると、動作電圧
が印加きれるので、前記サブ電源端子（２１）にメイン
電源端子（２０）より早く動作電圧が印加される様なこ
とはない。したがって、前記メイン及びサブ電源端子（
２０）及び（２１）には、タイミング良く等しい動作電
圧が印加されるので、マイクロコンピュータ（１９）は
確実に動作状態となる。

ところで、定電圧回路（６）のトランジスタ（８）のエ
ミッタに発生した電圧は、第３トランジスタ（３１）の
コレクタに印加きれる。前記第３トランジスタ（３１）
は、前記トランジスタ（８）のエミッタに電圧が発生き
れ、その電圧が抵抗（２３）を介して該第３トランジス
タ（３１）のベースに印加されると、直ちばオンするの
で、チューナ回路（１６）には、第２図（チ）に示す如
く、前記トランジスタ（８）のエミッタに発生する電圧
に応じた動作電圧が印加きれる。その為、前記トランジ
スタ（８）のエミッタから定電圧が発生されると、チュ
ーナ回路（１６）にも所定の動作重圧が印加きれる。

ところで、前記トランジスタ（８）のエミッタから定電
圧が発生される以前のチューナ回路（１６）に所定電圧
が印加されない過渡状態時において、該チューナ回路（
１６）からは雑音が発生するが、電源投入時において、
マイクロコンピュータ（１９）のサブ電源端子（２１）
は、素早く「Ｌ」からｒＨ−レベルに変化するので、ミ
ューティング端子（３４）がｒ　Ｌ　」レベルとなり、
制御トランジスタ（３３）がオンする。その為、出力端
子（１８）から雑音が発生ずる以前にミューティングト
ランジスタ（３２）がオンする。そして、前記ミューテ
ィング端子（３４〉は、数秒間（例えば２秒間）「Ｌ」
レベルに保持されるので、前記出力端子（１８）から雑
音が発生されるのが防止される。

次に、電源遮断時について説明する。

今、第２図（イ）乃至（チ）において、時刻１．に電源
スィッチ（３）をオフすると、電源回路（１）から発生
する電源電圧は、第２図（イ）に示す如く、該電源回路
（１）が有する放電時定数の為に徐々に低下する。電源
電圧がある程度低下し℃も定電圧回路（９）のコンデン
サ（１０）の端子電圧がツェナーダイオード（１１）の
ツェナー電圧以上であれば、第２図（ロ）に示す如く、
トランジスタ（８）のエミッタには定電圧が発生される
が、前記ツェナーダイオード（１１）に流れる電流は前
記コンデンサ（１０）の端子電圧に応じて徐々に減少す
るので、第２図（ニ）に示す如く、時刻ｔ、においてや
がて、点Ａに発生される電圧が検出トランジスタ（１３
）の立上り電圧以下となり、該検出トランジスタ（１３
）がオフする。その為、第２トランジスタ（２９）がオ
フするので、第１トランジスタ（２８）がオフし、第２
図（ト）に示す如く、速やかにサブ電源端子（２１）に
動作電圧が印加きれなくなる。ここで、前記サブ電源端
子（２１）に印加される動作電圧が第２図（ト）の１点
鎖線に示す所定電圧以下の１Ｌ」レベルとなる時刻ｔ、
になると、マイクロコンピュータ（１９）は直ちにイン
ヒビット状態になると共にミューティング端子（３４）
がＩ″Ｌ」レベルとなる。

また、検出トランジスタ（１３）がオフするまでコンデ
ンサ（１０）の端子電圧が低下しても未だ定電圧回路部
〉のトランジスタ（８）のエミッタからは、第３トラン
ジスタ（３１）をオン状態に保持するのに十分であると
共にチューナ回路（１６）を正常動作させるのに十分な
レベルの電圧が発生されているので、ミューティング端
子（３４）が「Ｌ」レベルになると、直ちに制御トラン
ジスタ（３３）がオンし、ミューティングトランジスタ
（３２）がオンする。その為、チューナ回路（１６）の
同調が外れることにより発生する電源遮断時における雑
音が出力端子（１８）から発生されるのが防止される。

一方、メイン電源端子（２０）には、バックアップコン
デンサ（２６）の端子電圧が印加されるから定電圧回路
（す）のトランジスタ（８）のエミッタから発生される
電圧がツェナーダイオード（２２）のツェナー電圧より
低下しても第２図（ハ）に示す如く一定電圧が印加され
る。その為、マイクロコンピュータ（１９）のＲＡＭの
記憶内容は保持される。

尚、第２図（イ）乃至（チ）において、縦軸は電圧Ｖを
示し、横軸は時間ｔを示す。そして、時刻ｔ、及び１．
はそれぞれ電源スィッチ（３）の開成時及び開放時を示
し、時刻ｔ、及びｔ、はそれぞれ第１トランジスタ（２
８）がオン及びオフした時を示し、時刻ｔ。

はマイクロコンピュータ（１９）のインヒビット状態の
開始時を示す。

（ト）発明の効果 以上述べた如く、本発明は、マイクロコンピュータのメ
モリーの記憶内容の書き込み動作を漿止する動作電圧を
供給する為の第２線路にエミッタフォロワ型の第１トラ
ンジスタのコレクタ・エミッタ間を挿入すると共にマイ
クロコンピュータのメモリーの記憶内容をバックアップ
する動作電圧を供給する為の第１線路と前記第１トラン
ジスタのベースとの間を第２トランジスタのコレクタ・
エミッタ間で接続しているので、該第２トランジスタの
エミッタから前記第１線路に印加される動作電圧より前
記第２トランジスタのベース・エミッタ間の導通電圧分
低い電圧を発生させることが出来、電圧調整用の素子を
特別に設けることなしに第２端子に印加する動作電圧の
レベルを第１端子に印加する動作電圧のレベルに応じて
設定出来るという利点を有する。また、前記第１ｆｉ路
の電圧が前記第２トランジスタのコレクタ・エミッタ間
を介して第１トランジスタのベースに印加される様に成
されているので、第１端子に動作電圧が印加されていな
いときに第２端子に動作電圧が印加されることがなく、
前記第１端子と前記第２端子との動作電圧が印加される
タイミングが良好であるという利点を有する。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータの動作電圧
発生回路をシンセサイザ方式のラジオ受信機に使用した
一例を示す回路図、第２図はその説明に供する特性図で
ある。 主な図番の説明 （１）・・・電源回路、　（す）・・・定電圧回路、　
（１９）・・・マイクロコンピュータ、　　（２０）・
・・メイン電源端子、　（２１）・・・サブ電源端子、
　（２４）・・・第１線路、（２５）・・・ダイオード
、　（２７〉・・・第２線路、　（２８）・・・第１ト
ランジスタ、　（２９〉・・・第２トランジスタ。

Claims (1)

【特許請求の範囲】
1. （１）メモリーを備え、該メモリーの記憶内容をバック
   アップする動作電圧を印加する為の第１端子を有すると
   共に前記メモリーの記憶内容の書き込み動作を禁止する
   動作電圧を印加する為の第２端子を有するマイクロコン
   ピュータにおいて、前記第１端子に動作電圧を供給する
   と共に逆流防止用ダイオードが挿入された第１線路と、
   前記第２端子に動作電圧を供給すると共にエミッタフォ
   ロワ型の第１トランジスタのコレクタ・エミッタ間が挿
   入された第２線路と、前記第１トランジスタのベース及
   び前記第１線路間をコレクタ・エミッタ間で接続する第
   ２トランジスタとを備え、該第２トランジスタを制御す
   ることにより前記第２端子に印加する動作電圧を発生す
   る様にしたことを特徴とするマイクロコンピュータの動
   作電圧発生回路。