JPH01183146A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH01183146A JPH01183146A JP731688A JP731688A JPH01183146A JP H01183146 A JPH01183146 A JP H01183146A JP 731688 A JP731688 A JP 731688A JP 731688 A JP731688 A JP 731688A JP H01183146 A JPH01183146 A JP H01183146A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- gate electrode
- view
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はキャパシタを有する半導体装置に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a capacitor.
第5図は従来のキャパシタの平面図、第6図は第5図の
断面図である。図において、半導体基板(1)上の一部
に、ゲート酸化膜(2)が形成され、このゲート酸化膜
(21上にゲート電極(31が形成される。FIG. 5 is a plan view of a conventional capacitor, and FIG. 6 is a sectional view of FIG. 5. In the figure, a gate oxide film (2) is formed on a part of a semiconductor substrate (1), and a gate electrode (31) is formed on this gate oxide film (21).
次に、矢印(4)の方向に沿ってイオン注入が行われる
。その後、注入されたイオンはドライブされ従来のキャ
パシタは以上のように構成されていたので、ゲート電極
の下には拡散層が形成されず、MO8キャパシタとなる
。したがって、従来のキャパシタではゲート電極電位が
しきい値電圧■TH以上だとキャパシタとして動作する
が、しきい値電圧以下だとキャパシタとして動作しない
という問題点があった。Next, ion implantation is performed along the direction of arrow (4). Thereafter, the implanted ions are driven, and since the conventional capacitor was constructed as described above, no diffusion layer is formed under the gate electrode, resulting in an MO8 capacitor. Therefore, the conventional capacitor operates as a capacitor when the gate electrode potential is above the threshold voltage TH, but does not operate as a capacitor when it is below the threshold voltage.
この発明は上記のような問題点を解消するためになされ
たもので、ゲート電極の電位がしきい値電圧VTR以下
の場合でも、動作可能となるキャパこの発明に係るキャ
パシタは幅の狭いゲート電極を適当な間隔を置いて配置
したもので、このゲート電極のすき間から半導体基板に
イオン注入が行えるようにしたものである。This invention was made to solve the above problems, and the capacitor according to the invention is a capacitor that can operate even when the potential of the gate electrode is lower than the threshold voltage VTR. are arranged at appropriate intervals, and ions can be implanted into the semiconductor substrate through the gap between the gate electrodes.
この発明におけるキャパシタは幅が狭くて適当な間隔を
置いて形成されたゲート電極のすき間から注入されたイ
オンがドライブされることによって広゛がり、隣接した
拡散層がつながってゲート電極の下面に拡散層を有する
キャパシタとなる。In the capacitor of this invention, ions implanted through gaps between narrow gate electrodes formed at appropriate intervals are driven and expanded, connecting adjacent diffusion layers and diffusing to the lower surface of the gate electrode. It becomes a capacitor with layers.
第1図はこの発明の一実施例であるキャパシタの平面図
、第2図は第1図の断面図である。図において、半導体
基板(11上の一部にゲート酸化膜(21が形成され、
このゲート酸化膜(21上に幅の狭いゲート電極(61
が適当な間隔をおいて折り返した形で形成される。FIG. 1 is a plan view of a capacitor which is an embodiment of the present invention, and FIG. 2 is a sectional view of FIG. 1. In the figure, a gate oxide film (21) is formed on a part of the semiconductor substrate (11,
A narrow gate electrode (61) is placed on this gate oxide film (21).
is formed by folding back at appropriate intervals.
次に、矢印(41の方向に沿ってイオン注入が行なわれ
る。その後、注入されたイオンはドライブされて、第2
図における左右の方向に広がり、ゲート電極(61の下
に拡散層(7)を形成する。Next, ion implantation is performed along the direction of arrow (41).Then, the implanted ions are driven to the second
A diffusion layer (7) is formed under the gate electrode (61), which spreads in the left and right directions in the figure.
ここで、ゲート電極(6)の幅は注入イオンをドライブ
する時に生ずる拡散層の広がりの2倍以下であることが
望ましいが、それ以上であっても同様の効果を奏するの
でかまわない。Here, it is preferable that the width of the gate electrode (6) is at most twice the width of the diffusion layer that occurs when driving the implanted ions, but it does not matter if it is wider than that as the same effect can be achieved.
なお、上記実施例ではゲート電極(61を折り返した形
で形成したものを示したが、第3図に示すようにくし状
(81に形成してもよく、上記実施例とゲート電極以外
の構造は等しく、また同様の効果を奏する。第4図は第
3図の断面図を示す。In the above embodiment, the gate electrode (61) was formed in a folded shape, but it may be formed in a comb shape (81) as shown in FIG. are equivalent and produce similar effects. FIG. 4 shows a sectional view of FIG. 3.
以上のようにこの発明によれば、幅の狭いゲート電極を
適当な間隔を置いて形成したので、ゲート電極のすき間
から注入されたイオンがドライブされることによって広
がり、隣接した拡散層がつながって、ゲート電極の下面
に拡散層を有するキャパシタが形成されるため、ゲート
電極の電位がしきい値電圧VTM以下の場合でもキャパ
シタとして動作可能となる。As described above, according to the present invention, narrow gate electrodes are formed at appropriate intervals, so ions implanted through the gap between the gate electrodes are driven and spread, and adjacent diffusion layers are connected. Since a capacitor having a diffusion layer is formed on the lower surface of the gate electrode, it can operate as a capacitor even when the potential of the gate electrode is lower than the threshold voltage VTM.
第1図は、この発明の一実施例によるキャパシタの平面
図、第2図は第1図の断面図、第3図はこの発明の他の
実施例を示すキャパシタの平面図、第4図は第3図の断
面図、第5図は従来のキャパシタの平面図、第6図は第
5図の断面図である。
図において、(1)は半導体基板、(2)はゲート酸化
膜、(41はイオ〉注入、161 、161はゲート電
極、(7)は拡散層を示す。
なお、図中、同一符号は同一、または相当部分を示す。FIG. 1 is a plan view of a capacitor according to an embodiment of the present invention, FIG. 2 is a sectional view of FIG. 1, FIG. 3 is a plan view of a capacitor showing another embodiment of the invention, and FIG. FIG. 3 is a sectional view, FIG. 5 is a plan view of a conventional capacitor, and FIG. 6 is a sectional view of FIG. In the figure, (1) is the semiconductor substrate, (2) is the gate oxide film, (41 is the ion implantation), 161 and 161 are the gate electrodes, and (7) is the diffusion layer. In the figure, the same reference numerals are the same. , or a significant portion.
Claims (1)
ート酸化膜上にゲート電極を設けイオン注入を行なった
後に、注入イオンをドライブすることによって拡散層を
形成するような構造をもったキャパシタを有する半導体
装置において、幅の細いゲート電極を間隔をおいて配置
しこのゲート電極の下にも拡散層を設けたことを特徴と
す半導体装置。A capacitor with a structure in which a gate oxide film is formed on a part of the semiconductor substrate, a gate electrode is placed on the gate oxide film, ions are implanted, and a diffusion layer is formed by driving the implanted ions. 1. A semiconductor device comprising narrow gate electrodes arranged at intervals and a diffusion layer provided below the gate electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP731688A JPH01183146A (en) | 1988-01-14 | 1988-01-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP731688A JPH01183146A (en) | 1988-01-14 | 1988-01-14 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183146A true JPH01183146A (en) | 1989-07-20 |
Family
ID=11662586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP731688A Pending JPH01183146A (en) | 1988-01-14 | 1988-01-14 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183146A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997032343A1 (en) * | 1996-02-28 | 1997-09-04 | Sierra Semiconductor Coporation | High-precision, linear mos capacitor |
-
1988
- 1988-01-14 JP JP731688A patent/JPH01183146A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997032343A1 (en) * | 1996-02-28 | 1997-09-04 | Sierra Semiconductor Coporation | High-precision, linear mos capacitor |
| US6063659A (en) * | 1996-02-28 | 2000-05-16 | Le; Hung Pham | Method of forming a high-precision linear MOS capacitor using conventional MOS device processing steps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0196839A3 (en) | Piezoelectric transducer and components therefor | |
| JPH0465877A (en) | Semiconductor device | |
| JPS596321U (en) | piezoelectric tuning fork vibrator | |
| JPH0311761A (en) | Semiconductor device | |
| JPH04130667A (en) | Semiconductor element | |
| JPH02126665A (en) | Semiconductor device | |
| JPH02114670A (en) | field effect transistor | |
| JPS6328347B2 (en) | ||
| JPS61150262A (en) | input protection resistance | |
| JPH01165114A (en) | Semiconductor device | |
| JPS5991718U (en) | capacitor array | |
| JPS5944056U (en) | charge transfer device | |
| JPH0442567A (en) | semiconductor equipment | |
| JPS611845U (en) | semiconductor wafer | |
| JPS5948577U (en) | display panel | |
| JPH02230766A (en) | Mos type dynamic memory element | |
| JPH0258867A (en) | Semiconductor storage device | |
| JPH02118954U (en) | ||
| JPH02121366A (en) | current mirror circuit | |
| JPS58153463U (en) | transistor element | |
| JPH01253970A (en) | Field effect transistor | |
| JPS61157081A (en) | Charge transfer device | |
| JPH01233773A (en) | Semiconductor nonvolatile memory | |
| JPS60167370A (en) | semiconductor equipment | |
| JPS6033460U (en) | Electrostatic induction semiconductor device |