JPH01183787A - 画像メモリ用バッファ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は画像メモリ用バッファ制御装置に関し、さら
に詳細にいえば、ラスタースキャン型グラフィックψデ
イスプレィ装置において、画像消去、単一色によるぬり
つぶし等を行なう場合に特に好適な画像メモリ用バッフ
ァ制御装置に関する。

〈従来の技術、および発明が解決しようとする課題〉 従来からグラフィック・ディスプレイ装置として、直視
型蓄積管グラフィック・ディスプレイ装置、ベクトル・
リフレッシュ・グラフィック・ディスプレイ装置、ラス
タースキャン型グラフィック・ディスプレイ装置等が提
供されているが、メモリのコストダウンが進展したこと
、全画素データを画像メモリに保持させておくことによ
りフリッカのない表示を行なわせ得ること、画像メモリ
をダブルブレーン構成としておくことにより表示画像の
変更を迅速に行なわせ得ること等の利点に着目して、ラ
スタースキャン型グラフィック・ディスプレイ装置が一
般的に広く使用されている。

上記ラスタースキャン型グラフィック・ディスプレイ装
置においては、直線補間演算器（以下、ＤＤＡと略称す
る）から出力される画素データを画像メモリに一時的に
保持させて、保持内容に基く可視的な表示を行なわせる
構成が一般的に採用されているのであるが、ＤＤＡから
出力される画素データをそのまま表示する場合のみでは
なく、必要に応じてラスター演算、隠面処理のための比
較処理等を行なわせるのであるから、これらの処理を行
なわせるために画像メモリ用バッファを設けている。

そして、上記画像メモリ用バッファはＬＳＩ化する傾向
が非常に強く、しかも、画像メモリ用バッファの容量と
してかなり大容量のものを使用することが必要であるか
ら、ＬＳＩ化された画像メモリ用バッファを複数個併設
することが必要になる。

このような構成の画像メモリ用バッファを使用した場合
には、ＤＤＡから出力される座標データに対応させて何
れかの画像メモリ用バッファを選択しなければならない
ので、座標データに基いてて正確な選択を行なわせるた
めに、ＬＳＩ化された各画像メモリ用バッファに対して
外付けのデコーダを付設し、しかも、デコーダにおける
設定データを各ＬＳＩ化された画像メモリ用バッファに
対して予め設定しておくことにより、ＤＤＡから出力さ
れる座標データに対応させてデコーダにおいて選択指示
信号を生成し、選択指示信号に基いて各画像メモリ用バ
ッファを自動的に、かつ正確に選択することができるよ
うにしている。

したがって、ＤＤＡにより生成される画素データに基い
て通常の描画動作を行なわせる場合、スキャンライン方
向に所定数ビット単位で、単一色のぬりつぶし動作を行
なわせる場合、所定範囲を単位とする単一色のぬりつぶ
し動作、或は、画像消去動作等を行なわせる場合には、
画素データとして生成される座標データに基いて該当す
る画像メモリ用バッファの要素を自動的に選択すること
により、必要な処理を施して実際に表示されるべき画素
データを得、画像メモリに供給することができる。

しかし、上記スキャンライン方向に所定数ビット単位で
、単一色のぬりつぶし動作を行なわせる場合、所定範囲
を単位とする単一色のぬりつぶし動作、或は、画像消去
動作等を行なわせる場合には、外付けのデコーダにおけ
る設定データが各ＬＳＩ化された画像メモリ用バッファ
毎に予め設定されているのであるから、１回のデータ書
込みにより１画素分の領域に対するアクセスしか行なう
ことができず、全体としてのアクセス所要時間が長くな
ってしまうという問題がある。

さらに詳細に説明すると、通常の描画動作を行なう場合
には、−船釣に、各画素毎に互に異なるデータ書込みが
行なわれるのであるから、１回のデータ書込みにより１
画素分の領域に対するアクセスが行なえれば十分なので
あるが、例えば、スキャンライン方向に所定数ビット単
位で、単一色のぬりつぶし動作を行なわせる場合につい
てみれば、この領域における処理は全ての画素について
互に同一であるから、１回のデータ書込みによりスキャ
ンライン方向の所定−画素数の領域に対するアクセスを
行なうことができれば、全体としてのアクセス所要時間
を大巾に短縮することができるのであるが、各画素毎に
互に異なるデータがデコーダに設定されている関係上、
上述のような一括処理を行なわせることができず、この
結果、全体としてのアクセス所要時間が、通常の描画動
作を行なう場合における所要時間と等しくなってしまう
のである。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
画像消去、単一色によるぬりつぶしを行なう場合におけ
るアクセス所要時間を全体として短縮することができる
画像メモリ用バッファ制御装置を提供することを目的と
している。

く課題を解決するための手段〉 上記の目的を達成するための、この発明の画像メモリ用
バッファ制御装置は、画像メモリ用バッファが複数の画
像メモリ用バッファユニットから構成されているととも
に、各画像メモリ用バッファユニットが複数画素分の容
量を有しており、しかも、複数の画像メモリ用バッファ
ユニットの画素領域に対して順次選択信号を供給する選
択信号順次供給手段と、複数の画像メモリ用バッファユ
ニットの画素領域に対して同時に選択信号を供給する選
択信号同時供給手段と、選択信号同時供給手段からの選
択信号を優先させる制御手段とを有している。

但し、上記複数の画像メモリ用バツ・ファユニツトとし
ては、スキャンライン方向に連続する複数の画素領域を
有しており、各画像メモリ用バッファユニットに対して
選択信号が供給されるものであることが好ましい。

また、上記選択信号順次供給手段としては、画像データ
生成手段から出力されるアドレスデータに基いて選択信
号を生成するものであればよい。

さらに、上記選択信号同時供給手段としては、画像メモ
リに対する処理の種別に対地して選択信号供給状態、或
は選択信号非供給状態に選択的に制御されるものであれ
ばよい。

さらにまた、上記制御手段としては、選択信号順次供給
手段からの出力信号、および選択信号同時供給手段から
の出力信号を入力とするＯＲゲートであることが好まし
い。

く作用〉 以上の構成の画像メモリ用バッファ制御装置であれば、
ラスタースキャン型グラフィック・ディスプレイ装置に
おいて、画像メモリ用バッファを用いて表示すべき画素
データに対して所定の処理を施し、処理結果を画像メモ
リに供給することにより可視的に表示する場合において
、画像メモリ用バッファが複数の画像メモリ用バッファ
ユニットから構成されているとともに、各画像メモリ用
バッファユニットが複数画素分の容量を有しているので
、通常は、即ち、選択信号同時供給手段から選択信号が
供給されていない状態においては、選択信号順次供給手
段により複数の画像メモリ用バッファユニットの画素領
域に対して順次選択信号を供給することにより、各画像
メモリ用バッファユニットに対する画素データの書込み
を順次行なわせることができ、任意の画像を構成する画
素データを複数の画像メモリ用バッファユニットに書込
み、次いで複数の画像メモリ用バッファユニットに書込
まれた画素データを一括して画像メモリに書込むことが
できる。

そして、選択信号同時供給手段から選択信号が供給され
ている状態においては、制御手段により、選択信号順次
供給手段から供給される選択信号よりも優先させられる
のであるから、任意の画素デ−タを同時に少なくとも１
つの画像メモリ用バッファユニットに書込むことができ
、次いで各画像メモリ用バッファユニットに書込まれた
画素データを一括して画像メモリに書込むことができる
。

この結果、画像消去（背景色によるぬりつぶし）、或は
背景色と異なる単一色によるぬりつぶしを行なう場合等
における画像メモリ用バッファへの画素データ書込み所
要時間を短縮することができる。

そして、上記複数の画像メモリ用バッファユニットが、
スキャンライン方向に連続する複数の画素領域を有して
おり、各画像メモリ用バッファユニットに対して選択信
号が供給されるものである場合にホ、何れかの画像メモ
リ用バッファユニットから画像メモリにデータを書込ん
でいる間に他の画像メモリ用バッファユニットに対する
画素データの書込みを行なうことができ、画像メモリに
必要な全ての画素データが書込まれるまでの所要時間を
短縮することができる。さらに詳細に説明すると、例え
ば、画素データをＤＤＡにより順次生成し、画像メモリ
用バッファを通してダイナミックランダムアクセスメモ
リ（以下、ＤＲＡＭと略称する）からなる画像メモリに
書込む場合についてみれば、ＤＤＡによる画素データ生
成所要時間が約５０〜１００　ｎ５ｅｃであるのに比べ
て、ＤＲＡＭに対するデータ書込み所要時間が約２００
〜４００　ｎ５ｃｃと長いのであるから、少ないＤＤＡ
サイクルで画像メモリ用バッファに対する画素データの
書込みを行なうことができても、ＤＲＡＭに対するデー
タ書込みが行なわれるまでは次の画素データを画像メモ
リ用バッファに書込むことができないことになり、ＤＤ
Ａの画素データ生成動作を一時的に中止させなければな
らなくなる。しかし、上記の場合には、何れかの画像メ
モリ用バッファユニットから画像メモリに対してデータ
書込みを行なっている間に、ＤＤＡにより生成された画
素データを他の画像メモリ用バッファユニットに書込む
ことができるのであるから、ＤＤＡの画素データ生成動
作を中止させる必要が全くなくなり、画像メモリに必要
な全ての画素データが書込まれるまでの所要時間を短縮
することができる。

また、上記選択信号順次供給手段が、画像データ生成手
段から出力されるアドレスデータに基いて選択信号を生
成するものである場合にも、上記と同様の作用を達成す
ることができる。

さらに、上記選択信号同時供給手段が、画像メモリに対
する処理の種別に対応して選択信号供給状態、或は選択
信号非供給状態に選択的に制御されるものである場合に
も、上記と同様の作用を達成することができる。

さらにまた、上記制御手段が、選択信号順次供給手段か
らの出力信号、および選択信号同時供給手段からの出力
信号を入力とするＯＲゲートである場合には、上記と同
様の作用を達成することができるとともに、構成を簡素
化することができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第４図はラスタースキャン型グラフィック・ディスプレ
イ装置の要部概略構成を示すブロック図であり、図示し
ない上位プロセッサから供給される描画コマンドデータ
に対して座標変換処理、クリッピング処理等が施された
データを画素データ生成部（１）に供給、しているとと
もに、ＤＤＡを主要部とする画素データ生成部（１）に
おいて生成される画素データを画像メモリ用バッファ（
２）に供給し、画像メモリ用バッファ（２）から読出さ
れるデータを画像メモリ（３）に供給し、最終的に、画
像メモリ（３）の内容に基いてＣＲＴデイスプレィ（４
）により可視的表示が行なわれるようにしている。

上記画像メモリ用バッファ（２）はダブルブレーン構成
であり、各画像メモリ用バッファがそれぞれ４個の画像
メモリ用バッファユニット（２１）（２２）（２３）　
（２４）から構成されており、各画像メモリ用バッ、フ
ァユニット（２１）　（２２）　（２３）　（２４）は
、第３図に示すように、スキャンラインと直角な方向（
以下、ｙ方向と略称する）に互に隣合うように割当てら
れているとともに、スキャンライン方向（以下、Ｘ座標
方向と略称する）にそれぞれ４画素分ずつに区画されて
いる。

第１図はこの発明の画像メモリ用バッファ制御装置を示
す概略図であり、画素データ生成部（１）において生成
される画素データ（輝度値データ、および奥行きデータ
）を順次各画像メモリ用バッファユニットの４画素分の
領域に供給しているとともに、異なる画像メモリ用バッ
ファユニットの４画素分の画素データを同時に画像メモ
リＧ）に供給している。そして、画素データ生成部（１
）において生成されるｘ、ｙアドレスデータを画像メモ
リ（３）に供給しているとともに、ｘ、ｙアドレスデー
タに基いて定まる順次選択信号をＯＲゲート（５１）（
５２）　（５３）　（５４）を介して画像メモリ用バッ
ファユニットの各画素領域に供給している。但し、何れ
かの画像メモリ用バッファユニット内における順次選択
信号はＸアドレスデータのみに基いて定まり、何れの画
像メモリ用バッファユニットを選択するかを示す選択信
号はｙアドレスデータのみに基いて定まる。また、上記
描画コマンドデータを入力とする選択信号同時生成部（
６）から出力される同時選択信号を上記ＯＲゲート（５
１）（５２）　（５１）　（５４）に供給している。

上記の構成の画像メモリ用バッファ制御装置を組込んだ
ラスタースキャン型グラフィック・ディスプレイ装置の
動作は次のとおりである。

通常の描画動作を指示する描画コマンドデータが上位プ
ロセッサから供給された場合には、選択信号同時生成部
（６）からローレベルの信号が出力され続け、画素デー
タ生成部（１）からは、１画素分ずつの画素データ（ｘ
、ｙアドレスデータ、輝度値データ、および奥行きデー
タ）が順次出力される。

また、上記ｘ、ｙアドレスデータに基いて定まる順次選
択信号がＯＲゲート（５１）　（５２）　（５３）（５
４）に供給されるので、該当する画像メモリ用バッファ
ユニットにおいて、ハイレベルの選択信号に対応する画
素領域のみが画素データ書込み許容状態となる。そして
、画素データが生成される毎に画素データ書込み許容状
態となる画素領域が順次変化するのであるから、Ｘ方向
に連続する画素データが順次生成される場合には、４回
の画素データ生成動作が行なわれることにより、該当す
る画像メモリ用バッファユニットの全ての画素領域に画
素データが書込まれることになる。逆に、Ｘ方向に対し
て傾斜した方向に連続する画素データが順次生成される
場合には、３回より少ない画素データ生成動作が行なわ
れただけで、該当する画像メモリ用バッファユニットに
対する画素データの書込みが終了する。

以上のようにして何れかの画像メモリ用バッファユニッ
トに対する画素データの書込みが終了した後は、該当す
る画像メモリ用バッファメモリの内容を一括して画像メ
モリ（３）に書込むとともに、他の画像メモリ用バッフ
ァユニットに対する新たな画素データの書込みを行なう
ことができる。

したがって、画素データ生成部（１）における画素デー
タ生成動作を中止することなく、画像メモリ用バッファ
ユニットに対する画素データ書込み動作、および画像メ
モリ（３）に対する画素データ書込み動作を行なわせる
ことができ、全体として描画速度を画素データ生成速度
と同程度にまで向上させることができる。

また、画像消去動作、或は単一色によるぬりつぶし動作
を指示する描画コマンドデータが上位プロセッサから供
給された場合には、選択信号同時生成部（６）からハイ
レベルの信号が出力され続け、画素データ生成部（１）
から出力されるＸアドレスデータの如何に拘らず、ＯＲ
ゲート（５１）　（５２）（５３）（５４）からハイレ
ベルの信号が出力され続ける。

したがって、全ての画素領域が同時に書込み許容状態に
なり、画素データ生成部（１）から１回輝度値データ、
および奥行きデータが生成されれば、該当する画像メモ
リ用バッファユニットの全ての画素領域に同一の輝度値
データ、および奥行きデータが書込まれる。

この結果、画像メモリ用バッファユニットに対する画素
データ書込み速度は、１画素当りに換算すれば、画素デ
ータ生成速度の４倍になり、画像消去、或は単一色によ
るぬりつぶしのための所要時間を著しく短縮することが
できる。

第２図は画像メモリ用バッファユニットの各画素領域に
対する選択信号を生成するための構成の一例を示す電気
回路図であり、Ｘアドレスデータの最下位２ビツトを入
力として４ビツトのデータを出力するデコーダ（７１）
を有しているとともに、各ビットのデコード信号、およ
び同時選択信号をＯＲゲート（５１）　（５２）　（５
３）　（５４）に供給している。そして、各ＯＲゲート
からの出力信号を、それぞれＡＮＤゲート（７２）　（
７３）　（７４）　（７５）に供給しているとともに、
ｙアドレスデータの下位ビットに基いて定まるチップセ
レクト信号、およびストローブ信号を上記ＡＮＤゲート
（７２）　（７３）　（７４）　（７５）に供給してい
る。尚、この例においては、第１図の場合と異なり、負
論理が採用されている。

上記の構成の場合には、同時選択信号がハイレベルの状
態、即ち、画素毎に異なるデータが生成される状態にお
いては、Ｘアドレスデータの最下位２ビツトに基いてデ
コーダ（７１）が何れかのビットのみがローレベルとな
るデコード信号をＯＲゲートに反転供給するので、該当
するＯＲゲートのみがハイレベルの信号を出力する。し
たがって、ストローブ信号、およびチップセレクト信号
がハイレベルであることを条件として該当するＡＮＤゲ
ートの反転出力端子からローレベルのラッチパルスを出
力することができ、ラッチパルスが供給された画素領域
のみに画素データを書込むことができる。

逆に、同時選択信号がローレベルの状態、即ち、全ての
画素について互に等しいデータが生成される状態におい
ては、デコード信号の如何に拘らず全てのＯＲゲートが
ハイレベルの信号を出力する。

したがって、ストローブ信号、およびチップセレクト信
号がハイレベルであることを条件として全てのＡＮＤゲ
ートの反転出力端子からローレベルのラッチパルスを出
力することができ、該当する画像メモリ用バッファユニ
ットの全ての画素領域に互に同一の画素データを書込む
ことができる。

即ち、ビットマツプ・グラフィック・ディスプレイ装置
におけるフィルイン動作と等価な動作を行なわせること
ができる。

尚、この発明は上記の実施例に限定されるものではなく
、例えば、画像メモリ用バッファユニットの数を増加さ
せるとともに、各画像メモリ用バッファユニットにおけ
る画素領域数を増加させることにより１画素当りに換算
したアクセス所要時間を一層短縮することが可能である
ほか、画像メモリ用バッファユニットをＸ方向、および
ｙ方向に複数の画素領域を有する構成とすることが可能
であり、さらに、画面消去、或は単一色によるぬりつぶ
しを行なう場合に、２以上の画像メモリ用バッファユニ
ットの全画素領域に同時に画素データを書込むことが可
能であるほか、ＯＲゲートに代えてフリップフロップ回
路等を用いることが可能であり、その他、この発明の要
旨を変更しない範囲内において種々の設計変更を施すこ
とが可能であ°る。

〈発明の効果〉 以上のように第１の発明は、画像メモリ用バッファが複
数の画像メモリ用バッファユニットから構成されている
とともに、各画像メモリ用バッファユニットが複数画素
骨の容量を有しており、しかも、複数の画像メモリ用バ
ッファユニットの画素領域に対して順次選択信号を供給
する選択信号順次供給手段を有しているので、通常の描
画動作を行なう場合に、画素データ生成動作を中断する
ことなく画像メモリ用バッファに対する画素データの書
込み、および画像メモリ用バッファユニットから画像メ
モリへの画素データの書込みを行なわせることができ、
全体として描画速度を向上させることができ、しかも、
複数の画像メモリ用バッファユニットの画素領域に対し
て同時に選択信号を供給する選択信号同時供給手段と、
選択信号同時供給手段からの選択信号を優先させる制御
手段とを有しているので、画像消去、或は単一色による
ぬりつぶしを行なう場合に、１回の画素データ生成動作
に伴なって画像メモリ用バッファユニットの全画素領域
に対する画素データの書込みを行なうことができ、全体
としての処理速度を一層向上させることができる等の特
有の効果を奏する。

第２の発明は、複数の画像メモリ用バッファユニットと
しては、スキャンライン方向に連続する複数の画素領域
を有しており、各画像メモリ用バッファユニットに対し
て選択信号が供給されるので、何れかの画像メモリ用バ
ッファユニットから画像メモリにデータを書込んでいる
間に他の画像メモリ用バッファユニットに対する画素デ
ータの書込みを行なうことができ、画像メモリに必要な
全ての画素データが書込まれるまでの所要時間を短縮す
ることができるという特有の効果を奏する。

第３の発明は、選択信号順次供給手段が、画像データ生
成手段から出力されるアドレスデータに基いて選択信号
を生成するものであるから、特別なデータを必要とせず
、確実に選択信号を生成することができる。

第４の発明は、選択信号同時供給手段が、画像メモリに
対する処理の種別に対応して選択信号供給状態、或は選
択信号非供給状態に選択的に制御されるものであるから
、画像消去、或は単一色によるぬりつぶしを行なう場合
と通常の画素データ書込み状態とを確実に選択すること
ができる。

第５の発明は、制御手段が、選択信号順次供給手段から
の出力信号、および選択信号同時供給手段からの出力信
号を入力とするＯＲゲートであるから構成を簡素化する
ことができる。

【図面の簡単な説明】

第１図はこの発明の画像メモリ用バッファ制御装置を示
す概略図、 第２図は画像メモリ用バッファユニットの各画素領域に
対する選択信号を生成するための構成の一例を示す電気
回路図、 第３図は画像メモリ用バッファユニットの構成を概略的
に示す図、 第４図はラスタースキャン型グラフィック・ディスプレ
イ装置の要部概略構成を示すブロック図。 （１）・・・画素データ生成部、 （２）・・・画像メモリ用バッファ、 （２１）（２２）　（２３）　（２４）・・・画像メモ
リ用バッファユニット、 （３）・・・画像メモリ、（６）・・・選択信号同時生
成部、（５１）　（５２）　（５３）　（５４）・・・
ＯＲゲート、（７１）・・・デコーダ

Claims (1)

1. 【特許請求の範囲】 １、画像メモリ用バッファ（２）を用いて、表示すべき
   画素データに対して所定の処理を施し、処理結果を画像
   メモリ（３）に供給することにより可視的に表示するラ
   スタースキャン型グラフィック・ディスプレイ装置にお
   いて、画像メモリ用バッファが複数の画像メモリ用バッ
   ファユニット（２１）（２２）（２３）（２４）から構
   成されているとともに、各画像メモリ用バッファユニッ
   ト（２１）（２２）（２３）（２４）が複数画素分の容
   量を有しており、しかも、複数の画像メモリ用バッファ
   ユニット（２１）（２２）（２３）（２４）の画素領域
   に対して順次選択信号を供給する選択信号順次供給手段
   （７１）と、複数の画像メモリ用バッファユニットの画
   素領域に対して同時に選択信号を供給する選択信号同時
   供給手段（６）と、選択信号同時供給手段（６）からの
   選択信号を優先させる制御手段（５１）（５２）（５３
   ）（５４）とを有していることを特徴とする画像メモリ
   用バッファ制御装置。 ２、複数の画像メモリ用バッファユニット（２１）（２
   ２）（２３）（２４）が、スキャンライン方向に連続す
   る複数の画素領域を有しており、各画像メモリ用バッフ
   ァユニット（２１）（２２）（２３）（２４）に対して
   選択信号が供給される上記特許請求の範囲第１項記載の
   画像メモリ用バッファ制御装置。 ３、選択信号順次供給手段（７１）が、画素データ生成
   手段（１）から出力されるアドレスデータに基いて選択
   信号を生成するものである上記特許請求の範囲第１項、
   または第２項に記載の画像メモリ用バッファ制御装置。 ４、選択信号同時供給手段（６）が、画像メモリ（３）
   に対する処理の種別に対応して選択信号供給状態、或は
   選択信号非供給状態に選択的に制御されるものである上
   記特許請求の範囲第１項、または第２項に記載の画像メ
   モリ用バッファ制御装置。 ５、制御手段が、選択信号順次供給手段（７１）からの
   出力信号、および選択信号同時供給手段（６）からの出
   力信号を入力とするＯＲゲート（５１）（５２）（５３
   ）（５４）である上記特許請求の範囲第１項記載の画像
   メモリ用バッファ制御装置。