JPH01183854A - 薄膜トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は液晶デイスプレィ等を駆動するなどに用いら
れる薄膜トランジスタに関する。

（従来の技術） アモルファスシリコン（以下ａ−５Ｌと略称）薄膜トラ
ンジスタ（ＴＰＴと略称）は、液晶デイスプレィのアク
ティブマトリクス素子として広く用いられている。現在
３〜６インチ型の液晶テレビが開発され一部は商品とな
っている。

アモルファスシリコン薄膜トランジスタはいくつかの構
造が考えられているがセルフアライメント型のＴＦＴは
他の構造に見られない次にあげる利点を有している。す
なわち、 ■　ゲートとソース、ドレインの間の重なりによる付加
容量がない、 ■　合せ精度がゲートとソース、ドレインの間で厳しく
要求されない点で製作しやすい。

この結果、アクティブマトリクスとしては、ゲート線１
本当りの容量が小さくできることがあげられる。また、
ゲートとソース間の容量（ゲート−ソース容量　Ｃｇｓ
）のばらつきが合せ精度によらず一定にでき、大面積で
表示を得る場合、ゲートパルスの画素電極電圧への突抜
けが一定にできることもあげられる。

一方、セルフアライメント型ＴＰＴの製造方法について
もいくつかの方法が提案されている。この場合、ｎ型ａ
−５Ｌおよび、配線電極をゲートに対してセルフアライ
メントで形成する必要がある。

第７図はその一例であり、背面露光によりゲート上に残
したポジレジストの上にｎ型ａ−３ｉ、［５２゜配線電
極層６２を堆積し、リフトオフによりパターニングする
。

ａ−Ｓｉ　ＴＰＴでソース、ドレインとなるｎ型ａ−３
ｉ層５２は、抵抗率が１０２Ω口程度、５００人でのシ
ート抵抗は２×１０７Ω／口とかなり高い。　そこで通
常ａ−３ｉ　ＴＦＴではｎ層はチャネルとの整流性接合
としてのみ利用しており、ｎ層の上に金属を設けて配線
抵抗を下げている。

セルフアライメント型ＴＰＴでは配線用電極層もｎ層と
同様にセルフアライメントするか、チャネルの上の絶縁
Ｖ（第７図に７で示される）に重ねるようにして露光器
によるアライメントで形成する方法がある。しかし、後
者はセルフアライメントの有する前述の第２の特徴を失
うものであり望ましくない。また前者は、前述のように
リフトオフを用いて行なうと、リフトオフが不完全にな
ることがあり歩留りが低下するので望ましくない。

（発明が解決しようとする課題） 本発明はａ−５ｉ　ＴＦＴでみられるソース、ドレイン
領域となるｎ十層のシート抵抗が高く、配線用としては
用いることができないことから生じるプロセスの複雑化
、困難化を防止しようとするものである。いいかえると
ソース、ドレイン部の配線抵抗を下げてアクティブマト
リクス等大面積に大量のトランジスタを確実に形成する
ことを実現することを目的とするものである。

〔発明の構成〕

（課題を解決するための手段） この発明にかかる薄膜トランジスタは、ゲート電極、ゲ
ート絶縁膜、非晶質シリコンからなる活性層を有しソー
ス、ドレインとなる不純物濃度の高い半導体領域と、こ
れらに接続される二つの配線用電極を有する薄膜トラン
ジスタにおいて、前記ソース、ドレインとなる不純物濃
度の高い半導体領域の表面に反応層を有し、この反応層
に金属でなる配線用電極を接続し、かつ配線用電極が前
記ゲート電極と重ならない配置としたことを特徴とする
。そして、反応層形成金属がＮｏ、　Ｃｒ、　Ｔｉのい
ずれかであることを特徴とする。

次にＩＢ造方法は、ゲート電極、ゲート絶縁１戻。

非晶質シリコンからなる活性層を有しソース、ドレイン
となる不純物濃度の高い半導体領域と、これらに接続さ
れる二つの配線用電極を有する薄膜トランジスタにおけ
るソース、ドレインとなる半導体領域の表面に形成され
る金属との反応層を、非晶質シリコン活性層上にもうけ
られた少なくとも絶縁膜を含む層を除いて半導体層を露
出させたのち、金属層を堆積し、この金属層の少なくと
も配線用電極以外の部分をエツチング除去することを特
徴とする。そして、ソース、ドレインとなる不純物濃度
の高い半導体領域を、ドープする不純物ガスを放電分解
させ電界によりｉ層アモルファスシリコンに注入し形成
することを特徴とする。

（作　用） ａ−８ｉ　ＴＰＴでは電界効果移動度が小さく、チャネ
ル長りは１〇−以下と小さくすることが望まれる。

セルフアライメントにするとゲート電極の幅がチャネル
長と同じになるが１本発明によればソースとドレインと
接続される配線用電極の間隔をゲート電極幅より大きく
することができ、したがってゲートと前記配線用電極の
間のアライメント精度をゲート電極幅以上（１〇−以上
）までとることが可能になる。換言すると、ゲート電極
、すなわちチャネル部の端と前記ソース、ドレインと接
続している配線用電極の間は、ソース、ドレイン側の少
くとも一方が空間的に離れているが、その間は、不純物
濃度の高いソース、ドレイン半導体領域とともに表面に
金属との間で反応した反応層が設けられているので、シ
ート抵抗が下がり、ソース又はドレインでの直列抵抗が
無視できる。

（実施例） 以下、本発明に係る実施例を第１図を参照して説明する
。また、その製造プロセスを第２図に示し、同図に基い
て説明する。

透明ガラス基板１の上にゲート電極２をパターニングす
る。ゲート電極は不透明な金属（例えばＭＯ，７ａ、　
Ｃｒなど）でできている。この上にゲート絶縁膜３．ｉ
層アモルファスシリコン膜４．チャネル部保護用絶縁膜
７を順次積層する。ゲート絶縁膜は５ｉＯＸないしＳｉ
Ｎｘ膜で約４０００人、ｉ層アモルファスシリコン膜は
２００〜５００人、保護用絶縁膜は５ｉＯｙないしＳｉ
Ｎつ膜で約２０００人厚さとした。

この上にポジレジストを塗布し、ガラス基板側からの裏
面露光を行なう。絶縁膜は露光用光源の波長で透明であ
り、ｉ層ａ−ＳＬは光吸収はあるがごく薄いため光は透
過し、最上部のレジストはゲートの存在する部分を除き
露光される（第２図ａ）。

図における９ａは未露光レジスト、　９ｂは露光レジス
トの部分である。現像後、レジストをマスクに絶縁膜７
をエツチングする。

絶縁膜７はチャネル部の半導体の表面を保護すると同時
に次のれす層形成時のマスクとして働く。

すなわち、露光したａ−５Ｌにのみ不純物がドープでき
る。　ドーピングは、フォスフイン（ＰＨ，）を含むガ
スを高周波放電分解し、基板に印加した電圧で加速し、
リン（Ｐ）を注入して行なった。基板温度を２００〜３
００℃とすることで活性化し、抵抗率が１０’Ωａｍ〜
１０３Ω■となった。なお、リンは１ｒａ−ｓｉが薄い
のでほぼ膜中全体に導入された。

（第２図ｂ） 次に全面にＮｏをスパッタで堆積した。金属膜１０は室
温で堆積しただけでａ−３ｉと反応し、反応層８を形成
した。この反応層８はごく薄く、５０〜２００人程度で
あるが、シート抵抗はｎ”ａ−３ｉに比べ著しく低下し
た。Ｎｏの場合、１０２〜１０’Ω／口であった。ａ−
３ｉ　ＴＰＴのオン抵抗はシート抵抗で１ｏ“〜１０７
Ω／口であることから、後述の配線用電極までの反応層
の抵抗はオン抵抗に比べ十分小さくできる。（第２図Ｃ
） 次に、ａ−５ｉを島状にパターニングし、コンタクトホ
ールをあけた後Ｎｏ、　ｉ＃１層膜を堆積し、これをパ
ターニングして配線用電極６を形成する。

配線用電極６はゲー１−２と重ならないようにソース、
ドレインの間を広くパターニングする。チャネルの端か
ら配線用電極の間のＭｏはエツチング除去される。（第
２図ｄ） 以上のプロセスから反応層８を形成するための阿０スパ
ッタを除きフォトリソグラフィの回数およびプロセスの
増加はないことがわかる。特にリフトオフを使うことが
なく大面積に大量のトランジスタを作らねばならないア
クティブマトリクスではトランジスタネ良の出る確率が
リフトオフを使った場合に比べ大幅に改善された。

また、ここで用いた反応層８はシート抵抗は低いが厚さ
が薄く、大電流（数ｍＡ以上）を流そうとすると融断す
ることがわかった。したがってゲート絶縁膜にピンホー
ル等があり、ゲートとａ−３Ｌが接触している場合、ゲ
ートとソース、ドレインの間で上記電流が流れると反応
層だけの領域で融断し、ゲートと配線用電極の間でのシ
ョートが自己回復的に防ぐことができる。アクティブマ
トリクスでは線欠陥という重大欠陥を防ぐことができる
。

ゲートと配線用電極の間の間隔は配線用電極の基板との
合せ余裕となっており、大きくとれるほど、露光機の合
せ精度をゆるくすることができ、より簡便な露光機でよ
いことになる。また、基板となるガラスも、表示面積が
大きくなるに従い熱工程に伴うそ性変形が問題となり１
合せ精度がゆるいほど大面積が扱えうろことからさらに
、ソーダライムガラスといった低融点で安価であるが変
形しやすいガラスを用いることができ、全体のコスト低
下をもたらす。

本実施例では反応層シート抵抗はオン時のチャネルシー
ト抵抗の１０−”〜１０−４倍であるから、チャネル幅
と同じ幅で配線用電極を設ければゲート配線用電極との
間隔はチャネル長の１０〜１０３倍が許容される。チャ
ネル長を５〜ＩＯ／ｆｆｉとして最小で５０μｍまで離
すことが可能であり、対角４０インチデイスプレィでも
十分な合せ余裕をとることができるといえろ。

なお本実施例では、ｉ層ａ−５ｉへの不純物注入をプラ
ズマドーピングで行なったが、イオン注入でもよい。ま
た反応層を形成する金属として阿０を使用したが、Ｃｒ
、　Ｔｉでも同様な効果があることを確認している。

次に別の実施例を第３図に示す。この場合、絶縁膜７を
第２図すに示すように裏面露光でパターニングした後、
ｎ中層を２００人程度堆精する。この後、ネガレジスト
を塗布して再び裏面露光でレジストを露光し、ゲートの
上だけ除去し、エツチングでｎ中層を除去する。

ｎ＋層層形後後前述と同様のプロセスでＴＰＴが完成す
る。

この方法では、ドーピングを行なわないためにｎ＋層の
膜質が高くｉ層との接合特性が良いことが利点となって
いる。

次に、さらに別の実施例を第４図に示す。以上では配線
用電極が半導体を挟んでゲートと反対に設けられている
が、同じ側に設けてもよい。ｎ中層はドーピングで形成
した。

さらに、この発明の別の実施例として第５図にプレーナ
型のものを示す。これは、ｉ層ａ−５Ｌ。

ゲート絶縁膜、ゲート１１をこの順に積層し、ゲート１
１のパターニングと同時にゲート絶縁膜３１もパターニ
ングし、露出したｉ層部をドーピングし、反応層形成の
金属を堆積しエツチングする。配線用電極はゲートから
離れて形成することができる。

この場合裏面露光が不要という特徴を有している。

また、配線用電極をあらかじめ形成してから、第５図と
同じプロセスでＴＰＴを作ることができ、これを第６図
に示す。

以上第４図から第６図まで、ＴＰＴの構造をかえた実施
例を示したがいずれも配線用電極の形成法をいろいろに
とることができ、アクティブマトリクスにおける配線部
分の材料、レイアウト等で選択を広げるものである。

〔発明の効果〕

本発明によれば、ソース、ドレインと接続される配線用
電極とゲートないし半導体層との合せ精度を著しく緩和
することができる。

特にセルフアライメントでソース、ドレインのｎ＋　（
又はｐ÷）ａ−５ｉを形成することと組合せて、大面積
で露光ズレにともなうＴＰＴ特性のバラツキを抑えなが
ら合せ精度の余裕の拡大が得られ、アクティブマトリク
スの大面積、高性能化を実現する。合せ精度の余裕は露
光機の性能に余裕を与え、安価な露光機でよくなり、ト
ータルコストやスループットの改善をもたらす。またガ
ラスのそ性変形への余裕を与え、ソーダライムガラス等
の安価なガラスが使用できるようになり、コストの低下
をもたらす。

【図面の簡単な説明】

第１図は本発明に係る一実施例のＴＰＴの断面図、第２
図ａ　”　ｄはＴＰＴの製造工程を工程順に示すいずれ
も断面図、第３図ないし第６図はいずれも夫々が別の実
施例を示す断面図、第７図は従来のセルフアライメント
によって作られたＴＰＴの断面図である。 １　・・・ガラス基板 ２．２１・・・ゲート電極 ３．３１・・・ゲート絶縁膜 ４　・・・　ｉ層アモルファスシリコン５　・・・ｎ＋
層アモルファスシリコン（ｉ層へのドーピングによる） ５１、５２・・・ｎ十層アモルファスシリコン（成膜時
のドーピングによる） ６．６１．６２・・・配線用電極 ７・・・チャネル部保護用絶縁膜 ８・・・反応層 代理人　弁理士　　井　上　−男 ／　：　がラスλ（１反　　　　　　　　２：　プート
／を渠に１：　→１ンネルａ保「敷１ｖ色【要 用　　１　　図 ゾα：　十麟１尤ｔ＊２Ｆ　　　　　　プＤ：′霧党し
シスト第　　２　　１１！Ｑ　　　（％４ｆ）？ ｌｏ：金属膜 乙：ゑ６繍廚霞オ五 第　　２　　区　　（イ０２） ｈ／　：　ｎ’４　ａ　−５Ｌ ！３　　　図 ６１：冶ｌ故用電」糸 第４図 第　　５　　図 第６図 ｑ：ｌ−ジストル先 第　　７　　図

Claims (2)

【特許請求の範囲】
1. （１）ゲート電極、ゲート絶縁膜、非晶質シリコンから
   なる活性層を有しソース、ドレインとなる不純物濃度の
   高い半導体領域と、これらに接続される二つの配線用電
   極を有する薄膜トランジスタにおいて、前記ソース、ド
   レインとなる不純物濃度の高い半導体領域の表面に反応
   層を有し、この反応層に配線用電極を接続し、かつ配線
   用電極が前記ゲート電極と重ならない配置としたことを
   特徴とする薄膜トランジスタ。
2. （２）ゲート電極、ゲート絶縁膜、非晶質シリコンから
   なる活性層を有しソース、ドレインとなる不純物濃度の
   高い半導体領域と、これらに接続される二つの配線用電
   極を有する薄膜トランジスタにおけるソース、ドレイン
   となる半導体領域の表面に形成される金属との反応層は
   、非晶質シリコン活性層上にもうけられた少なくとも絶
   縁膜を含む層を除いて半導体層を露出させたのち、金属
   層を堆積し、この金属層の少なくとも配線用電極以外の
   部分をエッチング除去することで形成することを特徴と
   する薄膜トランジスタの製造方法。